半导体装置和半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体装置和半导体装置的制造方法，例如涉及具备TFT的有源矩阵基板、使用有源矩阵基板的显示装置。
【背景技术】
[0002]具备按每个像素设有开关元件的有源矩阵基板的液晶显示装置等显示装置被广泛使用。具备作为开关元件的薄膜晶体管(Thin Film Transistor ;以下为“TFT”)的有源矩阵基板被称为TFT基板。用于液晶显示装置的TFT基板例如具有:玻璃基板；被玻璃基板支撑的多个TFT ;多条栅极配线和多条源极配线；以及排列成矩阵状的多个像素电极。多条栅极配线以沿着显示面的例如行方向延伸的方式设置，多条源极配线以沿着显示面的例如列方向延伸的方式设置。各TFT的栅极电极与栅极配线电连接，源极电极与源极配线电连接，漏极电极与像素电极电连接。
[0003]已知如下液晶显示装置:其在覆盖TFT、栅极配线以及源极配线的绝缘膜上配置有像素电极的构成中，通过调整绝缘膜的厚度和/或介电常数，减小由于像素电极的端部与栅极配线和/或源极配线重叠而形成的寄生电容，从而提高像素开口率(例如专利文献I?4)。在这样的液晶显示装置中，上述绝缘膜典型地由有机绝缘性材料形成。这是因为具有如下优点:有机绝缘性材料与无机绝缘性材料相比具有低介电常数，和/或容易形成得厚。
[0004]但是，当形成比较厚的绝缘膜时，产生如下问题。
[0005]在TFT基板的由排列成矩阵状的像素所形成的显示区域的周边形成有非显示区域(称为“边框区域”。)。在边框区域除了形成有用于使以中间隔着液晶层相互相对的方式配置的2片基板(TFT基板和相对基板)贴合的密封部之外，有时还形成有端子部以及驱动电路部。在这样的构成中，绝缘膜形成于显示区域内的大致整个面，但是没有形成于边框区域的至少端子部上。这样，在TFT基板上存在形成有绝缘膜的区域和没有形成绝缘膜的区域，当绝缘膜厚时，会形成比较大的台阶。
[0006]那样的话，在通过使沉积于绝缘膜上的导电膜图案化而形成像素电极的工艺中，有时导电膜的一部分残留于绝缘膜的边缘附近，在相互相邻的配线(栅极配线和/或源极配线)间发生短路。这是由于:用于使导电膜图案化的抗蚀剂掩模的厚度在绝缘膜的台阶下比台阶上厚，残留有抗蚀剂掩模。这样，有时将在应被显影并除去的部分残留的抗蚀剂掩模称为抗蚀剂残渣。
[0007]在专利文献I和2中公开了如下方案:通过在绝缘膜的图案中设置向边框区域的配线间突出的部分，从而抑制绝缘膜的边缘附近的抗蚀剂残渣的产生。另外，在专利文献3和4中提出了如下方案:通过使得绝缘膜的边缘的倾斜角度不陡，从而抑制绝缘膜的边缘附近的抗蚀剂残渣的产生。
[0008]现有技术文献
[0009]专利文献
[0010]专利文献1:特开平11 - 024101号公报
[0011]专利文献2:特开2002 - 303889号公报
[0012]专利文献3:特开平11 - 153809号公报
[0013]专利文献4:特开2009 - 128761号公报
【发明内容】
_4] 发明要解决的问题
[0015]但是，在专利文献I?4记载的技术中，需要准确地控制绝缘膜的图案或者绝缘膜的边缘部的倾斜角，有可能工艺裕量(process margin)下降、成品率下降等，量产性下降。
[0016]本发明是为了解决上述问题而完成的，其目的在于提供如下半导体装置:具有比以往简化的机构，或者能用比以往简单的方法制造，可抑制边框区域中的配线间的短路。
[0017]用于解决问题的方案
[0018]本发明的实施方式的半导体装置具备:基板；第I金属层，其被上述基板支撑，包含多条第I配线；绝缘层，其形成于上述第I金属层上；第2金属层，其形成于上述绝缘层上，包含多条第2配线；绝缘性保护层，其覆盖上述多条第2配线各自的一部分，在上述基板上规定形成有上述绝缘性保护层的第I区域和没有形成上述绝缘性保护层的第2区域；以及导电层，其形成于上述绝缘性保护层上，在包含上述第I区域与上述第2区域之间的边界的截面中，上述绝缘层的上述绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶。
[0019]在某实施方式中，上述表面包含朝向上述绝缘性保护层侧突出的部分。
[0020]在某实施方式中，上述突出的部分形成于与上述2条第2配线中的至少一方重叠的位置。
[0021]在某实施方式中，位于上述2条第2配线之间的台阶的数量为I。
[0022]在某实施方式中，上述突出的部分形成于上述2条第2配线之间。
[0023]在某实施方式中，上述第I金属层包含跨上述第I区域和上述第2区域的岛状部，上述台阶具有反映出上述截面中的上述岛状部的轮廓的形状。
[0024]在某实施方式中，上述岛状部配置于与上述2条第2配线中的至少一方重叠的位置。
[0025]在某实施方式中，上述岛状部配置于上述2条第2配线之间。
[0026]某实施方式的半导体装置还具备被上述基板支撑的多个开关元件，上述多个开关元件各自具有半导体层，上述半导体层包含第I接触区域、第2接触区域以及配置于上述第I接触区域与上述第2接触区域之间的沟道区域，上述多条第I配线各自以与上述多个开关元件中的对应的开关元件的上述沟道区域重叠的方式配置，上述岛状部与上述多条第I配线中的对应的第I配线电连接。
[0027]在某实施方式中，上述半导体层包含氧化物半导体。上述氧化物半导体可包含In — Ga — Zn — O系的半导体。上述In — Ga — Zn — O系的半导体可包含准晶质部分。
[0028]在某实施方式中，上述半导体装置还具备配置于上述第2区域的驱动电路，上述多条第2配线包含与上述驱动电路直接连接的第2配线。
[0029]在某实施方式中，上述绝缘性保护层是包含有机绝缘性材料的层。
[0030]本发明的实施方式的半导体装置的制造方法包含:工序(a)，在基板上形成包含多个岛状部和多条第I配线的第I金属层；工序(b)，形成覆盖上述第I金属层的绝缘层；工序(C)，在上述绝缘层上形成包含多条第2配线的第2金属层；工序(d)，将绝缘性材料赋予到上述绝缘层上和上述第2金属层上；工序(e)，将上述绝缘性材料固化后进行图案化，由此形成覆盖上述多条第2配线各自的一部分、且与上述多个岛状部各自的一部分有重叠的绝缘性保护层；以及工序(f)，在上述绝缘性保护层上形成导电层，上述工序(b)包含在上述绝缘层的表面形成反映上述多个岛状部的形状的台阶的工序。
[0031]在某实施方式中，在上述工序(d)中，将液体状的绝缘性材料赋予到上述绝缘层上和上述第2金属层上。
[0032]在某实施方式中，在上述工序(d)中，将有机绝缘性材料赋予到上述绝缘层上和上述第2金属层上。
[0033]发明效果
[0034]根据本发明的实施方式，能提供可抑制边框区域中的配线间的短路的半导体装置和半导体装置的制造方法。
【附图说明】
[0035]图1 (a)是本发明的实施方式的TFT基板100T的示意性截面图，(b)是TFT基板100T的俯视图，(c)是表示TFT基板100T的包含第I区域Rl与第2区域R2之间的边界的截面的图。
[0036]图2(a)是示意性地表示构成导电层90的材料残留于第I区域Rl与第2区域R2之间的边界附近的状态的图，(b)和(c)分别表示在绝缘层的表面不具有台阶的TFT基板500的俯视图和截面图作为比较的图。
[0037]图3 (a)是TFT基板100T的示意性俯视图，(b)是表示(a)所示的TFT2的周边的截面图。
[0038]图4(a)?(d)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
[0039]图5(a)?(C)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
[0040]图6 (a)和(b)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
[0041]图7(a)和(b)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
[0042]图8(a)和(b)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
[0043]图9是在基板30上形成有底栅型的TFT4的TFT基板100B的示意性截面图。
[0044]图10 (a)和(b)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
[0045]图11 (a)?(C)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
[0046]图12 (a)?(C)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
[0047]图13 (a)和(b)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
[0048]图14(a)?(C)是表示图2(b)和(C)所示的TFT基板500的制造工序中的导电层形成工序的示意图。
[0049]图15(a)和(b)是表示本发明的其它实施方式的TFT基板200d的示意图。
[0050]图16(a)和(b)是表示本发明的其它实施方式的TFT基板300d的示意图。
[0051]图17(a)是本发明的其它实施方式的TFT基板10f的示意性截面图，(b)是本发明的其它实施方式的TFT基板10e的示意性俯视图。
[0052]图18 (a)和(b)分别是本发明的其它实施方式的TFT基板200e和TFT基板300e