的示意性俯视图。
[0053]图19(a)是表示本发明的另一其它实施方式的TFT基板300a的俯视图，(b)是(a)的局部放大图。
[0054]图20 (a)是图19 (b)中虚线所示的M部的放大图，(b)是沿着(a)的U — U’线将TFT基板300a切断时的截面图。
[0055]图21 (a)是表示在第I区域Rl和第2区域R2的边界附近第2配线22和驱动电路310经由第I金属层10连接的TFT基板600作为比较的图，(b)是(a)中虚线所示的M部的放大图，(c)是沿着(b)的U — U’线将TFT基板600切断时的截面图。
[0056]图22 (a)是表示本发明的另一其它实施方式的TFT基板300b的俯视图，(b)是(a)中虚线所示的M部的放大图，(c)是沿着(b)的U — U’线将TFT基板300b切断时的截面图。
【具体实施方式】
[0057]以下参照【附图说明】本发明的实施方式的半导体装置及其制造方法，但是本发明不限于例示的实施方式。
[0058](半导体装置)
[0059]本发明的实施方式的半导体装置具备:基板；第I金属层，其被基板支撑，包含多条第I配线；绝缘层，其形成于第I金属层上；第2金属层，其形成于绝缘层上，包含多条第2配线；绝缘性保护层，其覆盖多条第2配线各自的一部分；以及导电层，其形成于绝缘性保护层上。绝缘性保护层在基板上规定形成有绝缘性保护层的第I区域和没有形成绝缘性保护层的第2区域。在包含第I区域与第2区域之间的边界的截面中，绝缘层的绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶。在包含第I区域与第2区域之间的边界的截面中，绝缘层的绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶，所以可抑制相互相邻的2条第2配线之间的漏电路径的形成。此外，在本说明书中，“金属层”是指具有导电性的层，不限于由金属形成的层，包含例如由金属氮化物、金属氧化物形成的层，另外，不限于单一的层，也可以层叠有多个层。以下作为半导体装置例示用于液晶显示装置的TFT基板。
[0060]首先，参照图1(a)?(C)说明本发明的实施方式的TFT基板的概略构成。接着，参照图2(a)?(C)，在本发明的实施方式的TFT基板中，说明在第2区域引出的相互相邻的2条配线(典型地为源极配线)间的短路被抑制的原因。
[0061]图1 (a)是本发明的实施方式的TFT基板100T的示意性截面图。图1 (b)是TFT基板100T的俯视图。图1 (a)相当于沿着图1 (b)的H — H’线将TFT基板100T切断时的截面图。在图1(a)和图1(b)中表示出相互正交的X轴、Y轴以及Z轴用于参考。X轴和Y轴分别是例如液晶显示装置的显示面的水平方向和垂直方向，Z轴是例如液晶显示装置中的从TFT基板朝向相对基板的方向。此外，有时在其它图中也表示出X轴、Y轴以及Z轴用于参考。
[0062]如图1 (a)所示，TFT基板100T具备:基板30 ;以及第I金属层10，其被基板30支撑，包含多条第I配线(典型地为栅极配线)12。第I配线12各自包含以与对应的TFT2的沟道区域重叠的方式配置的栅极电极。关于TFT2的详情将后述。在第I金属层10上形成有绝缘层70，在绝缘层70上形成有包含多条第2配线(典型地为源极配线)22的第2金属层20。在第2金属层20上形成有绝缘性保护层80。绝缘性保护层80典型的是由有机绝缘性材料形成的层。绝缘性保护层80覆盖第2配线22各自的一部分。换言之，第2配线22各自在其一部分具有不被绝缘性保护层80覆盖而露出的部分。在绝缘性保护层80上形成有导电层(例如像素电极)90。
[0063]如图1(a)和图1(b)所示，绝缘性保护层80覆盖第2配线22各自的一部分。由此，在基板30上规定形成有绝缘性保护层80的第I区域Rl和没有形成绝缘性保护层80的第2区域R2。在图1(a)和图1(b)所示的例子中，第I金属层10包含岛状部14。该岛状部14以跨第I区域Rl和第2区域R2的方式配置。
[0064]图1 (c)是表示TFT基板100T的包含第I区域Rl与第2区域R2之间的边界的截面的图。图1(c)相当于沿着图1(b)的V — V’线将TFT基板100T切断时的截面图。在图1(c)中，为了避免复杂，绝缘性保护层80的图示被省略。此外，在其它的截面图中也有时省略绝缘性保护层的图示。
[0065]如图1 (c)所示，在包含第I区域Rl与第2区域R2之间的边界的截面中，绝缘层70的绝缘性保护层80侧的表面70S在相互相邻的2条第2配线22之间具有台阶(肩部)。在图1 (c)所示的例子中，表面70S包含朝向绝缘性保护层80侧(图1(c)中为+Z方向)突出的部分(以下有时称为“凸部”。)70Co由此，在第2配线22a和第2配线22b之间形成有台阶Sabl和台阶Sab2。如图1(c)所示，凸部70C形成于岛状部14的上侧，台阶Sabl和台阶Sab2具有反映出岛状部14ab的轮廓的形状。以下有时将凸部的上表面称为“顶面”。
[0066]接着参照图2(a)。图2(a)示意性地表示出构成导电层90的材料残留于第I区域Rl与第2区域R2之间的边界附近(绝缘性保护层80的边缘附近)的状态。在TFT基板100T中，绝缘层70的表面70S具有台阶，所以残留于绝缘性保护层80的边缘附近的构成导电层90的材料(以下有时称为“导电性残渣”。)Res被切断为位于凸部70C的顶面70T上的部分Resl和位于比顶面70T低的部分的表面上的部分Res2。因此，即使在导电性残渣Res存在的情况下，也可抑制第2配线间的短路。
[0067]图2 (b)和图2 (C)中分别表示出在绝缘层570的表面不具有台阶的TFT基板500的俯视图和截面图作为比较例。图2 (c)相当于沿着图2 (b)的V — V’线将TFT基板500切断时的截面图。如图2(b)和图2(c)所示，在TFT基板500中，绝缘层570的表面不具有台阶。在该情况下，在相互相邻的2条第2配线间，导电性残渣Res未切断，所以有时第2配线间被导电性残渣Res连接。因此，在TFT基板500中，有时在绝缘性保护层580的边缘附近在第2配线间形成漏电路径。
[0068]接着，参照图3(a)和图3(b)更详细地说明本发明的实施方式的半导体装置的构成。
[0069]图3 (a)是TFT基板100T的示意性俯视图。在图3 (a)所示的例子中，多条第I配线12沿着X方向(例如显示面的水平方向)延伸，多条第2配线22沿着Y方向(例如显示面的垂直方向)延伸。多条第2配线22各自隔着绝缘层70(未图示。)与多条第I配线12各自交叉。在第I配线12和第2配线22的交叉的部分的附近配置有作为开关元件的 TFT2。
[0070]如图3(a)所示，也可以配置有辅助电容配线18。在该情况下，在辅助电容配线18和导电层90重叠的部分形成有辅助电容。如后所述，辅助电容配线18在将多条第I配线12形成于基板30上的工序中形成。S卩，第I金属层10也可以还具有多条辅助电容配线18。
[0071]图3(b)是沿着W — Ψ线将图3(a)所示的TFT基板100T切断时的示意性截面图。图3(b)表示图3(a)所示的TFT2的周边。如图3(b)所示，TFT2具有包含第I接触区域51、第2接触区域52以及沟道区域54的半导体层50。沟道区域54配置于第I接触区域51与第2接触区域52之间。
[0072]TFT2的半导体层50形成于基板30上，半导体层50和第I配线12利用覆盖半导体层50的栅极绝缘层60绝缘。多条第I配线12各自以与配置于基板30上的多个TFT2中对应的TFT的沟道区域54重叠的方式配置。另一方面，多条第2配线22各自与多个TFT2中对应的TFT的第2接触区域52电连接。由此，能针对多个TFT2各自从第I配线12提供扫描信号，从第2配线22提供显示信号。此外，如图3(b)所示，在基板30与栅极绝缘层60之间可配置缓冲层40。
[0073]作为半导体层50的材料，能使用各种半导体材料。例如，作为半导体层50的材料，能使用非晶硅(a — Si)、多晶硅(典型地为低温多晶硅)、连续晶界结晶硅(CGS:Continuous Grain Silicon)等。
[0074]半导体层50也可以是包含氧化物半导体的层。氧化物半导体包含例如In — Ga —Zn 一 O系的半导体(以下省略为“In — Ga 一 Zn 一 O系半导体”。)。在此，In — Ga 一 Zn 一O系半导体是In (铟)、Ga(镓)、Zn (锌)的三元系氧化物，In、Ga以及Zn的比例(组分比)没有特别限定，包含例如 In -.Ga -.Zn = 2:2:l、In:Ga:Zn = I:1:l、In:Ga:Zn = I:1:2等。在本实施方式中，半导体层50也可以是以例如In:Ga:Zn = I:1:1的比例包含In、Ga、Zn的In — Ga — Zn — O系半导体层。
[0075]具有In — Ga — Zn — O系半导体层的TFT具有高迀移率(与a — SiTFT相比超出20倍)和低漏电流(与a — SiTFT相比不足百分之一)，所以可适当用作驱动TFT和像素TFT。如果使用具有In — Ga — Zn — O系半导体层的TFT的话，能大幅削减半导体装置的消耗电力。
[0076]In-Ga-Zn-O系半导体可以是非晶硅，也可以包含准晶质部分，具有结晶性。作为准晶质In — Ga — Zn — O系半导体，优选层面与c轴大致垂直取向的准晶质In —Ga-Zn-O系半导体。这样的In — Ga — Zn — O系半导体的晶体结构例如在特开201