用于减少硅损耗的方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及在存储器的制造过程中用于减少多晶硅和有源区中的硅损耗的方法。
【背景技术】
[0002]ΕΤ0Χ闪存是一种类型的可擦除可编程只读存储器(EPR0M)，其中包含薄的隧道氧化物结构，因此被称为 “ETOX”(Electron Tunnel Oxide Device)闪存。
[0003]在ETOX闪存中，浮置栅(FG)用于存储电子以实现“ 1”或“0”。浮置栅通常由多晶硅形成。随着闪存的尺寸不断缩小，浮置栅长度和有源区(AA)宽度也不断缩小。因此浮置栅和有源区的尺寸对于ΕΤ0Χ闪存的特性具有很大影响。
[0004]图1A至图1E示出了现有技术中多晶硅和有源区的刻蚀和沟槽填充的流程图。
[0005]图1A示出在半导体衬底上形成有源区101之后，在有源区上依次形成衬垫氧化物层102、多晶硅层103和氮化硅层104。然后，如图1B所示，进行存储单元有源区刻蚀，以形成沟槽。接下来，如图1C所示，进行外围器件有源区刻蚀，以形成沟槽。通过如图1B和1C所示的刻蚀过程，使得多晶硅和有源区暴露出来。
[0006]然后，如图1D所述，在暴露的沟槽表面上形成氧化物内衬105。例如，该氧化物内衬105可通过炉管加热氧化来形成。最后，如图1E所示，进行高表面比(HARP)沉积工艺，从而在沟槽中填充氧化物。
[0007]然而，在当前工艺条件下，在由多晶硅层103形成浮置栅之前，裸露的多晶硅层103和有源区中的硅经常被氧消耗。尤其是在图1D和1E所示的氧化物沉积期间，多晶硅层103和有源区101中的硅损耗量很大。使得所形成的多晶硅层103和有源区101的实际尺寸与设计尺寸之间存在很大的误差。多晶硅层103和有源区中的硅损耗严重影响闪存的性倉泛。
[0008]因此，需要一种在半导体的制造过程中能够减小多晶硅和有源区中暴露的硅的损耗的工艺方法。
【发明内容】
[0009]本发明的目的是提供一种在半导体的制造过程中能够减小暴露的硅的损耗的工艺方法。
[0010]根据本发明的一个方面，提供一种制造半导体结构的方法，包括:在衬底上形成有源区；在有源区上依次形成衬垫氧化物层、多晶硅层和氮化硅层；在有源区和多晶硅层中形成沟槽；对衬底进行氮气退火；沟槽表面上形成氧化物内衬；以及填充沟槽。
[0011]在一个优选实施例中，对所述衬底进行氮气退火的工艺条件包括以下的一项或多项:氮气气氛；温度600 - 1000°C;以及退火时间20 - 40分钟。可通过炉管加热在沟槽表面上形成氧化物内衬。可通过对所述衬底进行氮气退火，在沟槽表面上形成氮化物。氮化物可用于控制所形成的氧化物内衬的厚度，从而减少有源区和多晶硅层中的硅损耗。沟槽可用于浅槽隔离。在有源区和多晶硅层中形成沟槽可包括形成用于隔离存储组件有源区的沟槽。在有源区和多晶硅层中形成沟槽可包括形成用于隔离外围器件的沟槽。填充沟槽包括在沟槽中填充氧化物。可通过等离子体增强化学气相沉积(PECVD)、旋涂沉积、快速气相沉积、可流动膜沉积工艺填充沟槽。
[0012]与现有技术相比，本发明的优点包括:
[0013]一方面，氮气退火工艺可修复在刻蚀过程中对有源区和多晶硅层造成的损伤。另一方面，在氮气退火期间，在有源区和多晶硅层的表面上将形成氮化物。该氮化物层可以在后续的氧化物沉积期间保护有源区和多晶硅层的侧壁，使得有源区和多晶硅层中的硅不会被过多消耗。
[0014]通过增加氮气退火工艺，氧化物内衬的厚度得以控制，进而增加了高表面比填充窗口的宽度，从而有利于深沟槽的充分填充。
【附图说明】
[0015]为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。
[0016]图1A至图1E示出了现有技术中多晶硅和有源区的刻蚀和沟槽填充工艺的剖面示意图。
[0017]图2A至2F示出根据本发明的一个实施例的减少制造期间硅损耗的工艺的剖面示意图。
[0018]图3示出根据本发明的一个实施例的减少制造期间硅损耗的方法的流程图。
【具体实施方式】
[0019]在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此夕卜，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
[0020]随着存储器尺寸变小，减小多晶硅栅极和有源区尺寸变得越来越重要。然而，在制造期间，对多晶硅和有源区中硅的损耗将严重影响尺寸精度，造成器件的性能下降。因此，需要控制多晶硅和有源区在制造期间的硅损耗。
[0021]图2A至2F示出根据本发明的一个实施例的减少制造期间硅损耗的工艺的剖面示意图。
[0022]为了便于说明，图2A-2F中仅示出了多晶硅层和有源区，而未示出衬底中的各种半导体器件的具体结构。
[0023]如图2A所示，首先，通过掺杂工艺在半导体衬底上形成有源区201。掺杂是将杂质有意地引入半导体以改变其电学性质的过程。所选的特定掺杂物可至少部分地取决于最终开关组件中期望的特定性质、要掺杂的半导体材料的特性、本文中未讨论的其它因素、或以上的组合。示例性掺杂物可包括但不限于族III和族V元素。在半导体材料是族IV材料(例如，硅、锗以及碳化硅)的诸个实施例中，族III或族V元素可用作掺杂物。具体的示例性掺杂物可包括但不限于:硼(B)、砷(As)、磷(P)和镓(Ga)。
[0024]然后，在有源区201上通过适当的沉积工艺依次形成衬垫氧化物层202、多晶硅层203和氮化硅层204。沉积工艺可包括化学气相沉积(CVD)工艺、物理气相沉