还可具有元素碳，元素碳与金属和氮原子物理性结合（非共价键结）且置 于结晶结构的晶格位置外。
[0081]又，碳和氮浓度可加W改变使金属或金属碳化物材料的表面电阻为约1 XIO4Q / sq 至约 1 X 1〇6 Q /sq。
[0082] 除了图3B所示的实施例外，其它结构还可包括依据本发明所述实施例沉积的含 金属材料。在一实施例中，图2A绘示位于基板200a上的含金属栅极电极210,该含金属栅 极电极210含有W本文所述方法沉积的金属、金属碳化物、金属娃化物、金属碳娃化物或金 属碳氮化物材料，且可做为逻辑应用。基板200a包含源极层204a和漏极层204b沉积或形 成于层202上，层202可为基板表面或基板上的介电层。在一实例中，源极层204a和漏极 层204b是通过将离子注入层202内而形成。源极层204a和漏极层204b的片段由形成于 栅绝缘层206上的含金属栅极电极210桥接。偏移层或间隔物208沉积在含金属栅极电极 210的两侧。栅绝缘层206含有介电材料，例如氧化给、娃酸给、氮氧化娃给、上述的侣酸盐、 或上述的衍生物。间隔物208含有氮化娃、氮氧化娃、上述的衍生物或上述的组合物。
[0083] 在另一实施例中，图2B绘示位于基板20化上的含金属栅极电极210,含金属栅极 电极210含有W本文所述方法沉积的金属、金属碳化物、金属娃化物、金属碳娃化物或金属 碳氮化物材料，且可做为闪存应用。基板20化具有基板200a大多数的特征结构，但另有含 金属栅极电极214 (栅控制层）沉积于隔离层212上，隔离层212位于含金属栅极电极210 上。含金属栅极电极214含有W本文所述方法沉积的金属、金属碳化物、金属娃化物、金属 碳娃化物或金属碳氮化物材料。隔离层212含有氮氧化物，例如氧化物-氮化物（ON)分层 材料或氧化物-氮化物-氧化物（ONO)分层材料、氮化娃（SiN)分层材料或娃化物（如金 属娃化物）。
[0084] 含金属栅极电极210或214所含的金属、金属碳化物、金属娃化物、金属碳娃化物 或金属碳氮化物材料可由使用本文所述的金属面化物前驱物的热分解工艺、CVD工艺、脉冲 式CVD工艺、阳-CVD工艺、ALD工艺、阳-ALD工艺或上述的衍生方式形成或沉积。金属、金 属碳化物、金属娃化物、金属碳娃化物或金属碳氮化物材料可沉积构成含金属栅极电极210 或214,含金属栅极电极210或214厚度为约10埃至约1000埃，例如约40埃至约200埃。 在另一实施例中，厚度为约10埃至约300埃，例如约25埃至约70埃。
[0085] 含金属栅极电极210或214各自有不同组成，W更适当地控制功函数，例如源极层 204a与漏极层间的含金属栅极电极210的功函数。含金属栅极电极210、214含有金属，且 可视情况包含碳、氮、娃、侣、棚、憐或上述的组合物。在许多实例中，含金属栅极电极210或 214的表面电阻为约1 X IO4 Q/sq至约1 X IO6 Q/sq。然相对金属浓度增加如氮的材料浓度 及/或减少碳浓度，可将含金属栅极电极210或214的功函数调整成具较小电阻率。在一 实例中，含金属栅极电极210或214含有金属碳化物，表面电阻大于约I X 1〇5 Q/sq，较佳约 1 X IO6 Q /sq或W上。或者，可相对金属浓度减少如氮的材料浓度及/或增加碳浓度，W将 含金属栅极电极210或214的功函数调整成具较大电阻率。在另一实例中，含金属栅极电 极210或214的表面电阻小于约IX 1〇5 Q/sq，例如约IX 1〇4 Qsq或W下。
[0086] 在又一实施例中，图3A绘示具示例结构的基板300,基板300上沉积金属、金属碳 化物、金属娃化物、金属碳娃化物或金属碳氮化物材料做为含金属阻障层320。基板300包 含下层302 (下层302为一或多层）与设置于下层302上的介电层304。介层桐310利用蚀 刻技术形成于介电层304中，或者介电层304沉积构成介层桐310。介层桐310延伸穿过介 电层304而至下层302。介层桐310含有底表面312和壁面314。基板300的场域延伸越 过介电层304的上表面316。
[0087] 含金属阻障层320含有金属、金属碳化物、金属娃化物、金属碳娃化物或金属碳氮 化物，含金属阻障层320可利用本文所述的沉积工艺沉积或形成于基板300上，沉积工艺例 如是热分解、CVD、脉冲式CVD、PE-CVD、ALD或PE-ALD。金属、金属碳化物、金属娃化物、金属 碳娃化物或金属碳氮化物可沉积构成含金属阻障层320,厚度为约3埃至约200埃，例如约 5埃至约100埃，或约10埃至约50埃。
[0088] 如图3A所示，含金属阻障层320可直接沉积在上表面316。或者，沉积含金属阻障 层320前，可预处理上表面316或设置一或多层（未图示）于上表面316上。例如，粘着层 或成核层可沉积在上表面316与含金属阻障层320之间。又，沉积金属层322前，可沉积附 加阻障层、成核层或晶种层（未图示）至含金属阻障层320上。粘着层、成核层、晶种层或 附加阻障层可包含铁、粗、鹤、钻、钉、上述的氮化物、上述的娃化物或上述的合金，且可由如 AUXCVD或PVD等沉积工艺形成。含金属阻障层320可当作晶种层，W促进如电锻或ALD技 术形成金属层322。含金属阻障层320应具备的重要特性包括良好的工艺覆盖性、厚度均匀 性、高导电率，并具有阻止铜及/或侣扩散的能力。
[0089] 在一实例中，含金属阻障层320通过在ALD工艺期间，使基板300相继接触金属前 驱物和至少另一前驱物而形成。虽非必要，但含金属阻障层320可包含多种化合物的单层， 例如金属、金属碳化物、金属娃化物、金属碳娃化物或金属碳氮化物。含金属阻障层320遵 照介层桐310的轮廓而覆盖底表面312与壁面314且遍及介电层304的上表面316。
[0090] 沉积至含金属阻障层320上时，金属层322将填充介层桐310。金属层322可包含 导电金属，所述导电金属包括铜、鹤、侣、粗、铁、钉、银、上述的合金或上述的组合物。用于形 成金属层322的沉积工艺包括CVD、PVD、无电电锻、电锻或上述的组合方式。又，金属层322 可包括W不同沉积工艺制得的组合层，例如W ALD工艺形成的晶种层和W CVD工艺形成的 块体层或填充层。
[0091] 在一实例中，金属层322包含W PVD、无电电锻或电锻沉积的含铜晶种层、和W CVD、无电电锻或电锻沉积的含铜块体层。在另一实例中，金属层322包含W AUXPVD、无电 电锻或电锻沉积的含钉晶种层、和W CVD、无电电锻或电锻沉积的含铜块体层。在又一实例 中，金属层322包含W ALD、CVD或PVD沉积的含鹤晶种层、和W CVD沉积的含鹤块体层。
[0092] 在其它实例中，金属、金属碳化物、金属娃化物、金属碳娃化物或金属碳氮化物的 金属栅极应用可利用本文所述的沉积工艺沉积。栅极层含有栅极材料，例如氮氧化娃、氧化 给、氧化侣或上述的组合物。金属、金属碳化物、金属娃化物、金属碳娃化物或金属碳氮化物 可利用本文所述的气相沉积工艺沉积在栅极层上。通常，金属、金属碳化物、金属娃化物、金 属碳娃化物或金属碳氮化物沉积于栅极层上，且厚度为约20埃至约200埃，例如约40埃。 随后，第二含金属层沉积至金属、金属碳化物、金属娃化物、金属碳娃化物或金属碳氮化物 上。第二含金属层包含铁、氮化铁、鹤、粗、钉或上述的组合物，且可由CVD、ALD、PVD、电化学 电锻或无电电锻工艺沉积。
[0093] 图3B绘示具有含金属栅极电极350的半导体结构，含金属栅极电极350含有W本 文所述的方法沉积的金属、金属碳化物、金属娃化物、金属碳娃化物或金属碳氮化物，该半 导体结构可用于逻辑应用。此外，图3B的半导体结构可用于具栅极结构的平面和=维晶体 管。具栅极结构的S维晶体管实例包括罐状场效晶体管（FinFET)(依据早期DELTA(单栅 极）晶体管设计建构于绝缘体上覆娃技术基板上的非平面、双栅极晶体管）或=栅极晶体 管结构。
[0094] 图4为根据本发明一实施例的CMOS结构400的示意图。CMOS结构400包含基板 402,外延层404沉积于基板402上。P-井406和n-井408形成于外延层404内。NMOS结 构418形成于P-井406上。NMOS结构418包含源极电极410a、漏极电极410b、高k层412、 覆盖层414和栅极电极416。同样地，PMOS结构428形成于n-井408上。PMOS结构428包 含源极电极420a、漏极电极42化、高k层422、覆盖层424和栅极电极426。隔离区430隔 开NMOS结构418和PMOS结构428。 阳0巧]覆盖层414、424置于高k层412、422与栅极电极416、426间，W免栅极电极416、 426与高k层412、422反应。覆盖层414、424可调整阔值电压。在一实施例中，NMOS结构 418中的覆盖层414不同于PMOS结构428中的覆盖层424。就NMOS结构418而言，高k层 412可为氧化给，栅极电极416可包含本文所述的金属或金属碳化物。
[0096] 可配合所述沉积工艺使用的ALD工艺和ALD沉积腔室的细节进一步描述于共 同让渡的美国专利证书号6, 916, 398与2002年10月25日申请的美国专利申请案序号 10/281，079 (公开号为US 2003-0121608)、和共同让渡的美国专利证书号6, 998, 014、2006 年11月6日申请的美国专利申请案序号11/556,745(公开号为US 2007-0119370)与2006 年11月6日申请的美国专利申请案序号11/556,763(公开号为US 2007-0128864)。用W 预热前驱物的蒸发器或安飯更详述于共同让渡的美国专利证书号6, 905, 541、6, 915, 592 与7, 186, 385、和2006年8月24日申请的美国专利申请案序号10/590, 448 (公开号为US 2007-0067609)与2005年10月7日申请的美国专利申请案序号11/246,890(公开号为 US 2007-0079759)。用W输送前驱物至处理腔室的系统更详述于共同让渡的美国专利证书 号6, 955, 211和2003年11月3日申请的美国专利申请案序号10/700,328(公开号为US 2005-0095859)〇
[0097]"基板表面"或"基板"在此指任何基板或形成于基板上的材料表面，在制造工艺期 间在所述基板或基板表面上进行膜处理。例如，进行处理的基板表面可包括如单晶、多晶或 非晶娃、应变娃、绝缘体上覆娃（SOI)、渗杂娃、娃错、错、神化嫁、玻璃、蓝宝石、氧化娃、氮化 娃、氮氧化娃、及/或碳渗杂氧化娃等材料，例如SiOyCy (如取自美国加州圣克拉拉的应用 材料公司的BLACK diamond "他k介电质）。基板可具有各种尺寸（如直径200毫米或 300毫米的晶圆）、和矩形或方形窗格。除非另有所指，否则本文所述的实施例和实例较佳 施行于直径200毫米或300毫米的基板上。
[0098]本文所述的工艺实施例可用于沉积金属碳氮化物材料、金属氮化物材料、上述的 衍生物、上述的合金、和其它含金属材料至许多基板与表面上。可用于本发明实施例的基板 包括半导体晶圆，例如结晶娃（如SK100〉或SKllD)、氧化娃、应变娃、娃错、渗杂或未渗 杂的多晶娃、渗杂或未渗杂的娃晶圆、和图案化或未图案化的晶圆，但不W此为限。基板可 接触预处理工艺，W研磨、蚀刻、还原、氧化、径基化、退火及/或烘烤基板表面。 阳〇"] 实施例
[0100] 在W下实际和假设实施例中，可W各种沉积工艺形成含金属材料，例如本文所述 的金属碳化物材料。金属碳化物材料、层或膜可沉积做为金属栅极电极、阻障层、粘着层、和 用于各种逻辑、闪存与动态随机存取存储器值RAM)应用及触点应用的其它部件。 阳101] 金属前驱物（如面化粗前驱物（TaFs及/或化Cl 5))在流入沉积腔室前先于蒸发 器、起泡器或安飯中加热。金属前驱物经加热达至少约50°C，较佳