管。
[0046]图18是示出名义上截止状态的图17所示的设备的1-V特性的模拟的曲线图，并且指示在哪里击穿并然后冲击电离效应开始导通晶体管。
[0047]图19比较图17的击穿晶体管和图2的晶体管响应于IEC CDM事件的瞬态响应。
[0048]图20不意性地不出在图17的击穿晶体管中的有效基极宽度调制。
[0049]图21是保护设备的另一实施例的横截面，其中双极型晶体管和场效应晶体管基本上在半导体材料内一致。
[0050]图22示出在图21中所示的晶体管中的沟道电流的区域。
[0051]图23示出图21所示的晶体管中的基极电流的区域。
[0052]图24示出图2所示的布置的进一步修改。
[0053]图25示出图24的设备中冲击电离的区域。
[0054]图26示出保护设备的另一实施例。
【具体实施方式】
[0055]美国2011-0101444公开了一种基于围绕横向NPN晶体管的过电压保护设备5，所述横向NPN晶体管形成在绝缘阱中，但应当理解，本公开并不限于使用这样的硅绝缘体上的晶体管。这种设备示于图1。
[0056]如图1所示，绝缘层22形成在衬底10上。衬底可以是半导体。有利地，半导体是硅，但其他半导体也可以使用。相对重掺杂的P+层24设置在绝缘层22上，或只是在它的一部分上，而其在成品设备中在晶体管的基区域B下方，如图1所示。P型材料的外延层30设置在P+区24上。外延层30的P型材料形成过电压保护设备的主体。P+区24有助于抑制形成寄生垂直晶体管，并也被重掺杂，有助于屏蔽设备的基区域B和发射极区域E免受从相对于基板10处于不同电势的外延层30产生的静电场。
[0057]如图1所示，第一 N型区域40形成朝向设备的左手侧。在这个示例中，设备5具有旋转对称，使得同一区域40也存在于设备5的右侧。该区域形成集电极C。
[0058]P+区50被注入以形成基区域B，P+区50被植入相邻但隔开N型区40。形成发射极E的另一 N+区域60注入在P+区50内。当晶体管5被故意制造为水平结构时，集电区40仅需要提供在该表面的附近。可替换地，N+区域40可以通过形成区40a、或区域40a和40b延伸，如图所示。应当理解，由于该设备可以通过在初始(手柄)晶片上生长外延层来形成，然后在容纳区域40a的层生长在晶片上之前，区域40b可以被植入或以其他方式掺杂。类似地，在容纳区域40的顶层生长在晶片上之前，区域40a可以注入掺杂剂，或者它可以在同一时间内完成。
[0059]对于提供保护防止任一极性的过电压状态(诸如，静电放电事件)的双向过电压保护设备，优选为40和50被掺杂为类似浓度，使得可以作为横向NPN晶体管的集电极或发射极。然而，在某些配置中，诸如单向配置中，晶体管可被制造成使得它具有这样的区域，其中当该区域被用作发射极时性能增强。
[0060]在这里所讨论的例子中，N型区40和50被掺杂至每立方厘米约1016施主杂质，同时与P型体相关联的外延层30被更轻易掺杂以每立方厘米约1015受主杂质。
[0061]当横跨它的电压增加时，该设备会自动触发。通过在集电极区的边缘和基底区域的边缘之间控制距离D的横向范围以调整触发电压而提供和控制触发机构，并且距离L代表基区的宽度来调整保持电压。
[0062]距离D和L可以在生产时通过使用掩模定位来选择。因此，通过控制距离D和L，击穿发生并触发设备导通的电压能够得到控制。设备触发也可通过调整冲击电离驱动击穿机制进行控制。
[0063]该设备的保持电压也可以通过控制在水平晶体管中的基极电流进行控制。
[0064]上述设备符合瞬态响应方面的传输线脉冲(TLP)的测试要求。然而，提供过电压和ESD保护的水平NPN晶体管的响应由器件物理约束。
[0065]在有些简单化方面，半导体设备中的电流流动可以归因于少数载流子电流的流动以及多数载流子的电流流动的组合。通常情况下，多数载流子的电流流动机制是比较快的，而少数载流子的机制相对较慢。
[0066]如果我们考虑图1的设备由于冲击电离的打开机制，然后当设备的电压升高时，集电极-基极电压产生冲击电离，其具有非常快速的(例如，亚微微-第二)的响应时间，因为它是多数载流子击穿事件。然而，冲击电离启动击穿用于将电子注入到双极晶体管的P型材料，并且因为这是少数载流子的电流流动，它略慢，从而产生该设备的自然开启时间的限制。
[0067]尽管基于图1中所示的围绕晶体管的过电压保护还可以在其中包括垂直晶体管，用于提供SCR动作，用于模拟和解释修改以导通时间，仅需要考虑横向晶体管的操作。
[0068]晶体管的操作由本发明人对横向NPN晶体管进行模拟，其结构示于图2中。图2所示的晶体管包括形成在收集极接触202下方的集电极区域200，射极区210之下的发射极接触212，和基极接触222下方的基极区域220。所有这些区域提供在外延层223中。区域200和210 (在本例中)是N掺杂硅，以及区域220是高度掺杂P型硅。附加非常高度掺杂区域200a、210a可以设置，其中硅被掺杂到其极限或接近其极限，以便在集电极和发射极接触202和212中提供低电阻界面区域。设备的表面覆盖有内层钝化，诸如氧化物层225和另外的绝缘层228，绝缘层228也可以是氧化物或可能是氮化物或其它合适的介电材料。应当理解，通过交换半导体设备，PNP晶体管可以形成。例如，保护设备的所有层、区域和孔的掺杂类型可以与上述那些相反，以提供PNP晶体管。
[0069]可选地，通过扩散220’和相关孔(via)形成的第二基极触点B’可在集电器200的另一侧制成，如图所示。第二基极触点B’使得设备更加对称(从电气观点来看)，并有助于防止侧向穿通，其中集电极的耗尽区围绕设备行进(当从以上观看时，设备不具有环绕底座和发射极的环形集电极)到发射极。
[0070]图3a到3d显示在应用ESD事件之后冲击电离的区域的发展和耗尽区分别在0.4微微秒、0.6纳秒(NS)、15NS和100ns的周期的边界。在各图中，集电极掺杂的边缘由虚线300表示。同样地，耗尽区的空间范围由链点线302表示。相对高冲击电离的区域由阴影区域310和较小区域表示，但仍影响显著电离由区域320表示。
[0071]冲击电离趋向于集中在高场强区域或中等场强和高电流密度区。通过时间序列开始(图3a)，在0.4ps，集电极基极二极管的二极管击穿已经启动，区域310可以表现出非常大的冲击电离，和区域320显示出较少量的冲击电离。也可以看出，对于大多数设备，耗尽区302在其非导通状态的设备轮廓之后。在0.6纳秒(图3b)之后，设备被启动以进行集电极电流，因此当设备在该区域的电位差变小时，该设备表面附近的冲击电离的区域范围变得减少。
[0072]到到达时间15ns，如图3c所示，该设备主要接通，和冲击电离的区域是相对适度的并约束到区域320。
[0073]到100ns，设备完全导通，并比较图3d至图3c，很少改变。
[0074]假如电子电流被示出的，然后在0.4ps和0.6ns，在基极和集电极接触之间已有相对强的电子流。但是，到15ns和100ns，当正常晶体管操作接管时，该流动将显著降低。
[0075]本发明人研究了修改图1和2所示设备的选项，以进一步提高其导通时间，同时仍允许所述击穿和保持电压为布局可调和/或由外部元件来控制。
[0076]多种方式被识别，以及以下一个或多个选项可以单独或组合使用:
[0077]1.连接集电极与基极之间的电容器，以便更迅速地导通双极型晶体管。电容降低开关打开时间，因为它不再需要等待冲击电离以提供全部基极电流到双极晶体管。
[0078]2.提供具有相同结构但具有更小的基极宽度(即，垂直深度)的高速双极型晶体管。基极宽度的减小降低了少数载流子跨越发射极-基极结传播的时间，并由此加快了该设备的响应。然而，快速晶体管往往占用显著更大的面积，一般在五和十倍的区域之间，因此所涉及的成本显著更大。
[0079]3.提供跨晶体管的钳位二极管。该二极管可被提供为并行设备，但需要占用芯片上的区域。在这样的布置中，可希望减小晶体管的触发电压，使得它更接近保持电压，这使得其中操作二极管的更大电压窗口。当二极管可以是相当电阻时，二极管需要物理膨胀。当它们给予局部击穿时，可以使用肖特基和齐纳二极管。为了减少可以设置在半导体基板上所需要的“不