以将聚合物沉积到硅衬底的所有暴露表面上(即，掩膜表面、蚀刻侧壁和蚀刻基底)，然后使用SF6步骤以选择性地从蚀刻基底上移除聚合物，然后各向同性地蚀刻少量的硅。上述步骤重复进行直至结束。这种TDM工艺能够以大于200: 1的对掩膜层的选择性来产生深入到硅中的各向异性特征。这则使TDM工艺成为所期望的用于硅衬底的等离子体分离的方法。注意，本发明不限于使用含氟化学成分或时分多路复用(TDM)工艺。例如，也可用本领域公知的含Cl、HBr或I的化学成分来蚀刻硅衬底。
[0149]对于诸如GaAs的II1-V族衬底，基于氯的化学成分广泛用在半导体工业中。在RF无线器件的制造中，减薄的GaAs衬底在器件朝下的情况下安装到载体上，然后它们被减薄并通过光致抗蚀剂图案化。该GaAs被蚀刻掉，以使电触点暴露于正面的电路。该众所周知的工艺也能用于通过上述发明中描述的正面处理将器件分离。其它半导体衬底和合适的等离子体工艺也能用于上述发明中的裸片的分离。
[0150]许多工艺在衬底(100)的表面处需要离子通量，以实现所期望的工艺结果(例如，GaAs蚀刻、GaN蚀刻、Si02蚀刻、SiC蚀刻、石英蚀刻等)。对于衬底(100)是工件(320)的一部分的情形，处理该衬底(100)所需的离子通量和/或离子能量通常会足够高，从而损害工件的部分(例如，柔性隔膜(300))或导致非期望的副反应，因此，保护工件的部分免受于等离子体是非常重要的。相比之下，为了改善工艺结果(例如，均匀性、静电夹持性能等)，可能希望使工件的位于衬底的周界外侧的某些部分与等离子体接触一一但处于比衬底(100)经历的离子通量和/或离子能量低的离子通量和/或离子能量下。需要一种手段来调节工件(320)的不同部分暴露于不同的等离子体离子通量和/或离子能量。
[0151]如图28所示，本发明的另一实施例是一种改型的盖环(2830)，该盖环(2830)包含至少一个穿孔区域(2800)，该穿孔区域(2800)允许从等离子体到工件的路径，其中，该工件与穿孔区域(2800)重叠。该穿孔区域(2800)可与柔性膜(300)重叠。穿孔区域(2800)可与框架(310)重叠。穿孔区域(2800)可延伸超过工件(320)。穿孔区域(2800)可将从等离子体到工件的重叠区域的一部分(例如，工件的与穿孔区域(2800)重叠且处于衬底的周界外侧的区域)的离子通量衰减至少10%。在优选实施例中，穿孔区域(2800)可将从等离子体到工件的与穿孔区域(2800)重叠的部分的离子通量衰减至少30 %。优选的是，穿孔区域(2800)不与衬底(100)重叠。在一个实施例中，如图29所示，衬底(100)和这种改型的盖环(2830)位于不同平面内(例如，不共面)。因此，盖环的内周(2831)不邻近衬底的外周(101)。
[0152]改型的盖环(2830)通常含有盖环开口(2820)，其中，衬底(100)不与改型的盖环(2830)重叠。盖环开口(2820)比衬底直径大的程度可以大于约0.1mm，但小于约20mm，其优选值在1mm与4mm之间。优选地，盖环开口( 2820)比衬底(100)的直径大2mm。优选的是，衬底(100)的表面处的等离子体离子密度大于工件(320)的与所述改型的盖环(2830)重叠的表面处的等离子体离子密度。
[0153]在一些情况下，可能希望在所述改型的盖环(2830)的穿孔区域(2800)的某些部分和与所述改型的盖环(2830)的穿孔区域(2800)重叠的工件之间的区域中存在等离子体。(例如，可能希望在使用单极ESC在与所述改型的盖环(2830)重叠的区域的某一部分中夹持工件时允许等离子体处于所述改型的盖环(2830)下方。在一个实施例中，为了允许等离子体穿过所述改型的盖环(2830)和工件(320)之间的空间，该盖环的穿孔区域的底表面与工件(320)的顶表面之间的距离可以在1mm与5cm之间。
[0154]所述改型的盖环(2830)可包含至少一个未穿孔的区域(2810)。该盖环的未穿孔区域(2810)能够防止等离子体接触工件，其中，未穿孔区域(2810)与工件(320)重叠。优选的是，工件(320)与穿孔区域(2800)重叠的工件(320)表面处的等离子体离子密度大于工件(320)与未穿孔区域(2810)重叠的工件(320)表面处的等离子体离子密度。也优选的是，衬底(100)处的工件(320)表面处的等离子体密度大于与所述改型的盖环(2830)的穿孔区域(2800)重叠的工件表面处的等离子体密度，而与所述改型的盖环(2830)的穿孔区域(2800)重叠的工件表面处的等离子体密度又大于与盖环(2830)的未穿孔区域(2810)重叠的工件(320)表面处的等离子体密度。该盖环的未穿孔区域下方的等离子体密度可为零。
[0155]图29示出了具有穿孔区域(2800)的、改型的盖环(2830)的截面图。所述改型的盖环(2830)可包含栗送端口(1010)，以增强系统传导性。优选的是，栗送端口(1010)位于工件(320)的周界外侧。这些栗送端口可位于所述改型的盖环(2830)的穿孔区域(2800)中、未穿孔区域(2810)中、或者二者中。优选的是，栗送端口(1010)不与工件(320)重叠。
[0156]在优选实施例中，所述改型的盖环(2830)的穿孔区域(2800)和工件(320)的与ESC夹持电极(2010)重叠的部分重叠。所述改型的盖环(2830)的穿孔区域(2800)可与工件(320)的所有不与衬底重叠但与ESC夹持电极(2010)重叠的区域重叠。所有的穿孔区域(2800)可与ESC夹持电极(2010)重叠。也优选的是，所述改型的盖环(2830)的穿孔区域(2800)不与工件(320)的不与工件支撑件(630)热接触的部分重叠(例如，改型的盖环(2830)的穿孔区域(2800)不与工件(320)的未被静电吸盘(670)夹持的部分重叠，所述改型的盖环(2830)的穿孔区域(2800)不与工件(320)的位于最外侧ESC密封带(1700)之外的部分重叠)。
[0157]穿孔区域(2800)中的孔口可以是任何尺寸和形状的。这些孔口的尺寸和形状可在穿孔区域(2800)内或在穿孔区域(2800)之间是可变的或均匀的。孔口的间隔可在穿孔区域(2800)内或在穿孔区域(2800)之间均匀或可变地分布。
[0158]虽然图29所示的改型的盖环(2830)被示出为具有恒定厚度，但盖环的厚度可在该盖环内变化(例如，厚度的变化随着半径而变，或者跨整个盖环的厚度的变化)。穿孔区域(2800)的厚度可不同于未穿孔区域(2810)的厚度。穿孔区域(2800)的厚度可比未穿孔区域(2810)的厚度薄。
[0159]图30示出了本发明的另一实施例。本实施例包含图29所描述和示出的元件。此外，在本实施例中，改型的盖环(2830)的穿孔区域(2800)不与该盖环(2830)的未穿孔区域(2810)共面。在优选实施例中，穿孔区域(2800)与工件(320)之间的距离大于未穿孔区域(2810)与工件(320)之间的距离。改型的盖环(2830)可包括两个片或更多片。
[0160]在本发明的另一实施例中，如图40所示，改型的盖环(2830)被构造用于包含两个或更多个衬底(100)的工件(320)。该改型的盖环(2830)包含至少一个穿孔区域(2800)。该改型的盖环可包含未穿孔区域(2810)。衬底(100)可以是不同尺寸和/或形状的。衬底(100)可以是一片较大衬底(100)。衬底(100)可包含多种不同的材料。优选的是，衬底是用类似的化学制剂处理(例如，硅与锗两者在含氟化学制剂中被蚀刻)。改型的盖环(2830)包含至少一个开口( 2820)，该开口( 2820)使不止一个衬底(100)暴露于等离子体。优选的是，所述改型的盖环(2830)不与衬底(100)重叠。在优选实施例中，从所述改型的盖环的开口( 2820)到衬底(100)的周界的距离(3800)为至少0.1mm。还优选的是，从所述改型的盖环的开口(2820)到任何衬底(100)的周界的距离(3800)为至少0.1mm。该改型的盖环的开口(2820)与衬底(100)的周界之间的距离(3800)可大于1mm。该改型的盖环(2830)可处在与至少一个衬底(100)不同的平面内。该改型的盖环(2830)可处在与所有衬底(100)不同的平面内。优选的是，该改型的盖环(2830)不与工件(320)接触。虽然本实施例中描述的改型的盖环(2830)被构造用于多个衬底，但它可包含在改型的盖环(2830)的先前实施例中描述的特征。
[0161]在本发明的又一实施例中，如图41所示，改型的盖环(2830)被构造用于包含两个或更多个衬底(100)的工件(320)。该改型的盖环(2830)包含至少一个穿孔区域(2800)。该改型的盖环可包含未穿孔区域(2810)。衬底(100)可以是不同尺寸和/或形状的。衬底(100)可以是一片较大衬底(100)。衬底(100)可包含多种不同的材料。优选的是，衬底是用类似的化学制剂处理(例如，硅与锗两者在含氟化学制剂中被蚀刻)的。该改型的盖环(2830)包含至少两个开口(2820)，该开口(2820)允许等离子体接触至少一个衬底(100)。在优选实施例中，每一个改型的盖环的开口(2820)使一个衬底(100)暴露于等离子体。这些改型的盖环的开口(2820)可以是不同尺寸和形状的。优选的是，所述改型的盖环(2830)不与衬底(100)重叠。在优选实施例中，从改型的盖环的开口(2820)到该开口内所包含的衬底(100)的周界的距离(3900)为至少0.1mm。还优选的是，从盖环的开口(2820)到该开口内所包含的任何衬底(100)的周界的距离(3900)为至少0.1mm。所述改型的盖环的开口(2820)与衬底(100)的周界之间的距离(3900)可大于1mm。所述改型的盖环(2830)可处在与至少一个衬底(100)不同的平面内。所述改型的盖环(2830)可处在与所有衬底(100)不同的平面内。优选的是，所述改型的盖环(2830)不与工件(320)接触。虽然本实施例中描述的所述改型的盖环(2830)被构造用于多个衬底，但它可包含在改型的盖环(2830)的先前实施例中描述的特征。
[0162]为了进一步减少与衬底/带的界面处的带电有关的问题，上述工艺可在所述界面暴露于具有较小的底切倾向且通常是低蚀刻速率工艺的第二工艺的时刻改变。发生该改变的时间点取决于衬底的厚度，衬底的厚度可能是变化的。为了补偿这种可变性，使用端点技术来检测到达衬底/带的界面处的时间。通常使用监测等离子体发射的光学技术来检测端点，并且美国专利N0.6,982,175和7，101，805描述了这种适用于TDM工艺的端点技术。
[0163]图31示出了可能在使用等离子体处理的裸片单体化工艺期间发生的问题。图31a示出了由格线区域(120)分隔开的晶圆(未示出)上的裸片(110)的典型图案。等离子体切片工艺通常遵循于化学辅助蚀刻机制，其中，所暴露的材料的蚀刻速率部分地随着可用反应物的浓度而变化。对于含氟等离子体(例如，SF6等离子体)中的硅的情形，蚀刻速率通常随着游离氟(例如，SF6分压力、SF6质量流量等)而变化。在遵循于化学辅助蚀刻机制的工艺中，相同面积的两个区域(3120、3130)可能由于它们的局部环境(例如，纵横比)而在不同的速率下蚀刻。“纵横比”可定义为:特征的深度除以其最小横向尺寸(长度或宽度)。具有较高纵横比的特征通常蚀刻得较慢一一对于化学驱动式工艺尤其如此。例如，虽然蚀刻区域3120和区域3130具有相同面积，但格线交叉区域(3120)将具有较低的有效纵横比，且通常蚀刻得比格线区域(3130)快。该较快的蚀刻速率可能导致非期望的特征轮廓和/或可能损害下方的带(例如，损害所述带的可伸展性)。
[0164]图32示出了本发明的又一实施例。通过增加对格线交叉区域(3120)的部分进行保护以免受蚀刻的、所掩蔽的蚀刻辅助特征(3200)，能够增大格线交叉区域(3120)的有效纵横比一一从而将格线交叉区域(3210)中的局部蚀刻速率减小到与周围的格线区域(3130)类似的值。可使用具有适当的抗蚀刻性的任何掩模材料(例如，聚合物一包括聚酰亚胺和光致抗蚀剂；电介质——包括Si02、SiN、Al203、AlN;含碳材料——包括碳和类金刚石碳(DLC);以及金属一一包括Al、Cr、Ni等)利用本领域中已知的方法来图案化该蚀刻辅助特征(3200)。蚀刻辅助特征(3200)的掩模材料可以是与用于在等离子体切片工艺期间掩蔽裸片(110)的材料相同的材料。当存在不止一个蚀刻辅助特征时，可使用不止一种掩蔽材料来对所述蚀刻辅助特征进行图案化。可在所述蚀刻辅助特征内使用不止一种掩模材料来对单个蚀刻辅助特征进行图案化。优选的是，该蚀刻辅助特征(3200)的掩模材料对要移除的格线材料的蚀刻选择性为至少10:1。还优选的是，该掩模材料的抗蚀刻性大于50:1。优选的是，蚀刻辅助特征(3200)在等离子体切片工艺之后与裸片(110)分离。希望蚀刻辅助特征
(3200)在等离子体切片和/或下游操作期间保持完整无缺(例如，蚀刻辅助特征未破裂或接触裸片(110))。优选的是，蚀刻辅助特征(3200)在等离子体切片工艺期间保持贴附到带(300)。优选的是，被单体化的蚀刻辅助特征(3200)不接触裸片(110)。
[0165]蚀刻辅助特征(3200)可被图案化为各种各样的形状，包括多边形、正方形、长方形和/或四边形。所述蚀刻辅助特征可包含曲线或圆化特征。所述蚀刻辅助特征可以是圆形或椭圆形的。所述蚀刻辅助特征可由不止一个较小的特征组成(例如，参见蚀刻辅助特征组(3201))o
[0166]为了在所述单体化工艺期间清楚地分离所述裸片(110)，优选的是，蚀刻辅助特征(3200)不连接到裸片(110)。在优选实施例中，所有蚀刻辅助特征(3200)均不连接到裸片(110)。
[0167]蚀刻辅助特征(3200)可相互连接。蚀刻辅助特征(3200)可以跨整个晶圆是均匀的或具有可变的尺寸和形状。对于裸片(110)或格线(120)跨整个晶圆变化的情形，优选的是，蚀刻辅助特征(3200)的尺寸和/或形状也跨整个晶圆变化。虽然图32示出了本发明与长方形裸片(110)结合使用，但本发明也可有益地应用于不同形状的裸片，包括具有圆化角部的裸片。
[0168]图31b示出了包含工艺控制监视器(PCM)结构(3100)的裸片(110)的现有技术图案。PCM结构(3100)可用于在器件制造工艺期间检查这些器件的质量。PCM结构(3100)通常不是可产出的裸片，并且消耗了原本可用于有用裸片的衬底面(real estate)。因为PCM结构(3100)通常不并入到最终的产品裸片中，所以，PCM结构(3100)通常位于晶圆的切片格线区域(120)中。PCM结构(3100)的数量和尺寸通常随着芯片设计和制造工艺而变化。在现有技术中，为了使PCM结构与可用的裸片(110)保持分离，通常需要增大PCM结构(3100)周围的PCM格线(3110)的宽度。这些较宽的PCM格线区域(3110)可因为以下两个原因而是非期望的:首先，不同宽度的格线区域可能在不同的速率下蚀刻(例如，较宽的格线蚀刻得较快)，从而潜在地导致裸片侧壁的非期望的变动;其次，较宽的格线区域(120)代表了衬底的被浪费的区域，该被浪费的区域潜在地可用于制造额外的器件(110)。
[0169]图33示出了用于将较均匀的图案负荷呈现给等离子体的本发明的又一实施例。在本实施例中，PCM辅助特征(3300)被添加至IjPCM格线区域(3110)，以减小PCM格线区域(3110)中的暴露的衬底区域。通过减小所暴露的衬底区域，PCM辅助特征(3300)可将局部位于PCM辅助特征(3300)附近的所暴露的衬底的蚀刻速率减小到与两个裸片(110)之间的格线(120)中的蚀刻速率类似的蚀刻速率。在优选实施例中，裸片(110)与PCM辅助特征(3300)之间的所暴露(例如，未掩蔽)的材料的宽度(3330)类似于格线区域(120)的宽度。PCM辅助特征(3300)可连接到PCM结构(3100)/或接触PCM结构UlOOhPCM辅助特征(3300)也可与PCM结构(3100)分隔开一定间隙(3310) WCM辅助特征(3300)与PCM结构(3100)之间的间隙(3310)可小于或等于格线(120)的宽度。
[0170]如果PCM辅助特征(3300)被图案化为跨整个衬底是基本连续的，则该连续的PCM辅助特征可潜在地抑制等离子体切片之后的带(300)的均匀拉伸一一从而负面地影响下游的操作。在一个实施例中，PCM格线(3310)的应受到保护而免受蚀刻的区域由不止一个PCM辅助特征(3300)保护。优选的是，PCM辅助特征(3300)在等离子体切片之后与邻近的裸片(110)分离。这些PCM辅助特征(3300)可在等离子体切片工艺之后彼此分离。PCM辅助特征(3300)可与另一PCM辅助特征(3300)以带拉伸间隙(3320)分隔开。优选的是，至少一个PCM辅助特征(3300)在等离子体切片工艺期间以带拉伸间隙(3320)分隔开(例如，至少一对相邻的PCM辅助特征(3300)之间的衬底材料被移除以暴露下方的层。该下方的层可以是衬底背面上的工件带(300)或薄膜或膜堆叠体一一该薄膜可以是本领域中已知的晶圆背面金属层)。该带拉伸间隙允许在下游的拾取和放置操作期间实现切片带(300)的更均匀拉伸。优选的是，所述带拉伸间隙(3320)的宽度类似于格线(120)的宽度(例如，所述带拉伸间隙的宽度在约5到30微米的范围内)1CM辅助特征(3300)可具