互连结构及其形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其是涉及一种互连结构及其形成方法。
【背景技术】
[0002]随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimens1n，⑶)越来越小，这对晶体管等元器件的性能提出了更高的要求。
[0003]在半导体工艺的后段工艺(BEOL)中，随着半导体功能器件(如晶体管)的密度不断增大，互连结构的密度也相应增大，金属插塞之间的间距不断缩小，覆盖于金属插塞上的金属引线之间的间距也不断缩小。为了使金属插塞之间的间距或者金属引线之间的间距尽可能缩小，同时保证金属插塞之间或者金属引线之间不会发生桥接等缺陷，经常在金属引线和金属插塞的布局设计时，使金属引线设计成一些不规则形状，并将金属插塞设计在靠近金属引线边缘区域的位置处。
[0004]先参考图1所示，示出了现有技术一种互连结构的俯视图。在图1所示互连结构中，第一插塞01、第二插塞02和第三插塞03呈品字型分布，以节约空间。在第一插塞01、第二插塞02和第三插塞03上形成有介质层04，介质层04中形成有露出第一插塞01的第一沟槽06以及露出第二插塞02、第三插塞03的第二沟槽05。第一沟槽06用于形成第一引线以连接第一插塞01，第二沟槽05用于形成第二引线以连接第二插塞02和第三插塞03。其中第一插塞01位于第一沟槽06边缘区域的位置处，并且第一沟槽06在第一插塞01上方形成梯形区域，使得在第一引线和第二引线保持一定距离的情况下，第一插塞01、第二插塞02和第三插塞03之间的间距更小。
[0005]但是，在实际生产中，由于曝光过程的衍射作用，梯形区域的边缘容易形成圆角。参考图2，示出了图1所示互连结构的电镜图。图2中圈中区域即第一沟槽06的梯形区域，在曝光刻蚀工艺后，梯形区域与设计图中图形相比发生变形，梯形区域的边缘圆角化，梯形区域的面积较小，使得部分第一插塞01被介质层04部分覆盖，第一插塞01与第一沟槽06中将要形成的金属引线之间接触面积较小，从而造成接触不良。
【发明内容】
[0006]本发明解决的问题是提供一种互连结构及其形成方法，以改善互连结构中导电插塞与金属引线之间的接触性能。
[0007]为了解决上述问题，本发明提供一种互连结构的形成方法，包括:
[0008]提供衬底；
[0009]在所述衬底上形成第一介质层；
[0010]在所述第一介质层中形成通孔以及位于所述通孔开口处一侧侧壁中的缺口；
[0011 ] 在所述通孔和缺口中形成导电插塞，所述导电插塞具有位于通孔中的主体和位于缺口中的凸出部；
[0012]在所述第一介质层和导电插塞上形成第二介质层；
[0013]在所述第二介质层中形成沟槽，所述沟槽至少能露出所述导电插塞的凸出部；
[0014]在所述沟槽中填充金属材料，形成金属引线。
[0015]可选的，所述缺口的深度为所述通孔深度的10?50%。
[0016]可选的，所述凸出部凸出于主体侧壁的长度在15到30纳米的范围内。
[0017]可选的，在所述第一介质层中形成通孔以及位于所述通孔开口处一侧侧壁中的缺口的步骤包括:
[0018]在第一介质层中形成底部位于所述第一介质层中的凹槽；
[0019]沿凹槽的边沿继续刻蚀所述第一介质层，形成贯穿所述第一介质层且尺寸小于所述凹槽尺寸的通孔，所述凹槽位于通孔之外的部分形成所述缺口。
[0020]可选的，在第一介质层中形成凹槽的步骤包括:在所述第一介质层上形成第一掩模层；以所述第一掩模层为掩模，去除部分厚度的第一介质层，形成凹槽；
[0021]沿凹槽的边沿继续刻蚀所述第一介质层，形成贯穿所述第一介质层且尺寸小于所述凹槽尺寸的通孔的步骤包括:在所述凹槽中以及所述第一介质层表面形成平坦层；在所述平坦层上形成第二掩模层；以所述第二掩模层为掩模，刻蚀所述平坦层和第一介质层至露出衬底，形成贯穿所述第一介质层的通孔；去除所述第二掩模层和平坦层。
[0022]可选的，所述第一掩模层为第一抗反射层，形成凹槽的步骤包括:采用干法刻蚀工艺，去除部分厚度的第一介质层，形成凹槽；
[0023]所述第二掩模层为第二抗反射层，形成通孔的步骤包括:采用干法刻蚀工艺刻蚀所述第一介质层至露出衬底。
[0024]可选的，在所述第一介质层中形成通孔以及位于所述通孔开口处一侧侧壁中的缺口的步骤包括:
[0025]在第一介质层中形成露出衬底的通孔；
[0026]去除通孔开口处一侧侧壁中部分厚度的第一介质层，以在所述通孔开口处一侧侧壁中形成缺口。
[0027]可选的，形成通孔的步骤包括:在所述第一介质层上形成第三掩模层；以所述第三掩模层为掩模刻蚀所述第一介质层，形成通孔；
[0028]形成缺口的步骤包括:在所述通孔中和第一介质层上形成牺牲层；在所述牺牲层上形成第四掩模层；以所述第四掩模层为掩模，刻蚀牺牲层并去除部分厚度的第一介质层，形成缺口 ；去除所述牺牲层。
[0029]可选的，所述牺牲层的材料包括无定形碳、有机抗反射涂层材料或无机抗反射涂层材料；
[0030]去除所述牺牲层的步骤包括:采用等离子体刻蚀工艺去除所述牺牲层；
[0031]等离子体刻蚀工艺采用的刻蚀剂包括氧气、氢气或者氮气。
[0032]可选的，在所述通孔和缺口中形成导电插塞的步骤包括:
[0033]采用物理气相沉积法，在所述通孔和缺口中填充钨，以形成导电插塞。
[0034]可选的，在所述沟槽中填充金属材料，形成金属引线的步骤包括:
[0035]采用铜电镀工艺，在所述沟槽中填充铜，以形成金属引线。
[0036]可选的，在提供衬底之后，在所述衬底上形成第一介质层的步骤之前，在所述衬底上形成栅极结构以及位于栅极结构两侧衬底中的源极和漏极；
[0037]在所述第一介质层中形成通孔的步骤中，所述通孔露出所述源极或漏极。
[0038]可选的，在所述衬底上形成栅极结构以及栅极结构两侧的源极或和漏极之后，在所述衬底上形成第一介质层的步骤之前，在所述源极和漏极上形成金属硅化物，在所述第一介质层中形成通孔的步骤中，所述通孔露出所述金属硅化物。
[0039]可选的，在所述第二介质层中形成沟槽的步骤中，所述沟槽露出所述导电插塞的凸出部和所述导电插塞的部分主体，或者所述沟槽露出所述导电插塞的凸出部和所述导电插塞的全部主体。
[0040]本发明还提供一种互连结构，包括:
[0041]衬底；
[0042]位于所述衬底上的第一介质层；
[0043]位于所述第一介质层中的导电插塞，所述导电插塞具有主体和从所述主体顶端一侧侧壁凸出的凸出部；
[0044]位于所述第一介质层和导电插塞上的第二介质层；
[0045]位于所述第二介质层中的金属引线，所述金属引线至少能与所述导电插塞的凸出部相接触。
[0046]可选的，所述凸出部的厚度为所述主体厚度的10?50%。
[0047]可选的，所述凸出部凸出于主体侧壁的长度在15到30纳米的范围内。
[0048]可选的，所述金属引线与所述导电插塞的凸出部以及导电插塞的部分主体相接触，或者所述金属引线与所述导电插塞的凸出部以及导电插塞的全部主体相接触。
[0049]与现有技术相比，本发明的技术方案具有以下优点:
[0050]在本发明提供的互连结构的形成方法中，在衬底上的第一介质层中形成通孔以及位于所述通孔开口处侧壁中的缺口 ；在所述通孔和缺口中形成导电插塞，所述导电插塞具有位于通孔中的主体和位于缺口中的凸出部；在所述第一介质层和导电插塞上形成第二介质层；在所述第二介质层中形成沟槽，所述沟槽至少能露出所述导电插塞的凸出部；在所述沟槽中填充金属材料，形成金属引线。当导电插塞的主体和金属引线发生形变、错位等缺陷，使金属引线与主体之间接触面积减小时，所述凸出部仍然在金属引线的覆盖下并与金属引线相接触，从而能够保证导电插塞与金属引线之间良好地接触。
【附图说明】
[0051]图1和图2现有技术一种互连结构的形成方法的结构示意图；
[0052]图3?图10是本发明互连结构的形成方法一实施例中各步骤的示意图；
[0053]图11?图15是本发明互连结构的形成方法另一实施例的示意图；
[0054]图16是本发明互连结构一实施例的示意图。
【具体实施方式】
[0055]如【背景技术】所述，现有技术互连结构中，导电插塞与覆盖导电插塞的金属引线之间容易产生接触面积过小的缺陷，从而造成接触不良。
[0056]为此，本发明提供了一种互连结构的形成方法，在衬底上的第一介质层中形成通孔以及位于所述通孔开口处一侧侧壁中的缺口 ；在所述通孔和缺口中形成导电插塞，所述导电插塞具有位于通孔中的主体和位于缺口中的凸出部；在所述第一介质层和导电插塞上形成第二介质层；在所述第二介质层中形成沟槽，所述沟槽至少能露出所述导电插塞的凸出部；