引线框架、半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种引线框架以及半导体装置。
【背景技术】
[0002]历来已有QFN(Quad Flat No Lead)等无引线的半导体装置。QFN式半导体装置中，例如通过半蚀刻形成由铜合金等构成的引线(端子部)。
[0003]然而，半蚀刻不仅在深度方向上，在宽方向上也会扩展，因此难以实现引线的细微化，妨碍引线的窄间距化以及多针化。对此，已有提案关于以2个引线叠层的方法代替半蚀刻来构成端子部的QFN式半导体装置。
[0004]〈现有技术文献〉
[0005]〈专利文献〉
[0006]专利文献I:(日本)特开2003-197845号公报
【发明内容】
[0007]〈本发明要解决的课题〉
[0008]然而，上述半导体装置中，由2个引线叠层而形成的端子部以及局部密封端子部的树脂部之间的紧密性不充分，被担忧可能会发生树脂剥离等问题。
[0009]本发明鉴于上述问题，其目的在于提供一种端子部与树脂部的紧密性更高的半导体装置等。
[0010]〈解决上述课题的手段〉
[0011]本半导体装置的必要条件为，其包括具有端子部的引线框架、与上述端子部电连接的半导体芯片、以露出上述端子部的一部分的方式密封上述半导体芯片的树脂部，上述端子部具有在第I引线的顶面叠合第2引线的底面并熔接而成的结构，在上述端子部的长边方向上，上述第2引线的底面比上述第I引线的顶面更向上述半导体芯片侧延伸，且，在上述端子部的短边方向上，上述第2引线的底面比上述第I引线的顶面更向两侧延伸，上述第2引线的底面的比上述第I引线的顶面更向外延伸的区域被上述树脂部覆盖。
[0012]〈发明的效果〉
[0013]根据上述公开的技术，能够提供端子部与树脂部的紧密性更高的半导体装置等。
【附图说明】
[0014]图1A、IB是例示第I实施方式的半导体装置的图(其I)。
[0015]图2A?2C是例示第I实施方式的半导体装置的图(其2)。
[0016]图3是例示第I实施方式的半导体装置的制造步骤的图(其I)。
[0017]图4是例示第I实施方式的半导体装置的制造步骤的图(其2)。
[0018]图5A?5C是例示第I实施方式的半导体装置的制造步骤的图(其3)。
[0019]图6A?6C是例示第I实施方式的半导体装置的制造步骤的图(其4)。
[0020]图7A、7B是例示第I实施方式的变形例的半导体装置的剖面图。
[0021]图8A?SC是例示第2实施方式的半导体装置的图。
[0022]图9A?9C是例示第3实施方式的半导体装置的图。
[0023]图10A、10B是例示第4实施方式的半导体装置的图(其I)。
[0024]图1lA?IlC是例示第4实施方式的半导体装置的图(其2)。
[0025]图12A?12C是例示第5实施方式的半导体装置的图。
[0026]图13是例示第6实施方式的半导体装置的剖面图。
[0027]附图标记的说明
[0028]1、1A、1B、2、3、4、5、6 半导体装置
[0029]10、1S引线框架
[0030]20、20S 第I框架
[0031]21芯片载置部
[0032]21x第4阶差部
[0033]22下侧引线
[0034]22x阶差部
[0035]22y第3阶差部
[0036]23、33 镀膜
[0037]25连接部
[0038]26第3连接部
[0039]27、37 框部
[0040]30、30S 第2框架[0041 ]32上侧引线
[0042]32a上侧引线的底面的外围部
[0043]32y第2阶差部
[0044]35第2连接部
[0045]40半导体芯片
[0046]50金属线
[0047]60树脂部
【具体实施方式】
[0048]以下，参照【附图说明】用于实施发明的方式。在此，对各附图中的相同结构部分付予相同符号，并省略重复说明。
[0049]<第1实施方式>
[0050][第I实施方式的半导体装置的结构]
[0051]首先，关于第I实施方式的半导体装置的结构进行说明。图1A、IB是例示第I实施方式的半导体装置的图(其I)，图1B是仰视图，图1A是沿着图1B的A-A线的剖面图。另外，图2A?2C是例示第I实施方式的半导体装置的图(其2)，图2A是表示半导体装置整体的斜视图，图2B是表示上侧引线以及下侧引线的斜视图，图2C是表示上侧引线以及下侧引线的仰视图。
[0052]参照图1A、1B以及图2A?2C，大体而言半导体装置I包括引线框架10、半导体芯片40、金属线50(接合线)、树脂部60。半导体装置I是所谓的QFN式半导体装置。
[0053]另外，在本实施方式中，方便起见，将半导体装置I的第2框架30侧称为上侧或一侦U，将第I框架20侧称为下侧或另一侧。并且，将各部位的第2框架30侧的面称为一面或顶面，将第2框架30侧的面称为另一面或底面。并且，可将半导体装置I以倒置状态使用，或配置成任意角度。另外，平面视是指从第I框架20的一面的法线方向观察对象物的情况，平面形状是指从第I框架20的一面的法线方向观察到的对象物的形状。
[0054]在半导体装置I中，引线框架10具有在第I框架20的顶面叠合第2框架30的底面并进行熔接的结构。第I框架20具有用于载置半导体芯片的芯片载置部21(模垫)与多个下侧弓丨线22(第I引线)。作为第I框架20的材料例如可以使用铜(Cu)或铜合金、42合金(Fe与Ni的合金)等。
[0055]下侧引线22与芯片载置部21电分离，平面视的状态下，在芯片载置部21的周围以规定间距设有多个下侧引线22。然而，下侧引线22并非定要设在芯片载置部21的周围，例如也可以设在芯片载置部21的两侧。下侧引线22的宽度例如可以是0.2mm程度。下侧引线22的间距例如可以是0.4mm程度。
[0056]在下侧引线22的底面的半导体芯片40侧(引线的长边方向上接近芯片载置部21的一侧)，形成有阶差部22x。换言之，在下侧引线22的半导体芯片40侧，形成有比底面侧更长的顶面侧。阶差部22x以外的下侧引线22的厚度例如可以是75?ΙΟΟμπι程度。阶差部22x部分的厚度可以是阶差部22x以外的下侧引线22的厚度的一半程度。
[0057]第2框架30具有与金属线50连接的多个上侧引线32(第2引线)。各个上侧引线32被配置在平面视的状态下与下侧引线22重叠的位置。作为第2框架30的材料例如可以使用铝(Al)或铝合金、铜(Cu)或铜合金、42合金等。上侧引线32的厚度例如可以是75?10ym程度。在此，芯片载置部21上未配置第2框架30。
[0058]上侧引线32的顶面与底面的面积大致相等。且，下侧引线22的顶面与底面(包含阶差部22χ)的面积大致相等。此外，在下侧引线22以及上侧引线32的长边方向上，上侧引线32的底面比下侧引线22的顶面更向半导体芯片40侧延伸。且，在下侧引线22以及上侧引线32的短边方向上，上侧引线32的底面比下侧引线22的顶面更向两侧延伸。
[0059]换言之，如图2C所示，上侧引线32的底面的面积比下侧引线22的顶面的面积大，除了从树脂部60的侧面露出的一侧，仰视的状态下，上侧引线32的底面的外围部32a露出在下侦吲线22的周围。外围部32a即为上侧引线32的底面比下侧引线22的顶面更向外延伸的区域。外围部32a被树脂部60覆盖。
[0060]下侧引线22与上侧引线32通过下侧引线22的阶差部22x上形成的连接部25而接合。具体是，对下侧引线22的阶差部22x内的一部分进行熔接形成连接部25而与上侧引线32接合。在连接部25以外的部分，下侧引线22与上侧引线32仅是