一种混合互连结构及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种混合互连结构及其制造方法、电子装置。
【背景技术】
[0002]在半导体集成电路中，半导体器件之间的信号传输需要高密度的金属互连线。传统的金属互连是由铝金属制作实现的，但随着半导体工艺的发展，传统的铝互连技术已逐渐被铜互连技术所取代。随着集成电路中CMOS器件的尺寸缩小到14nm及以下，铜互连技术中的RC延迟成为制约集成电路性能进一步提高的关键性因素，其吸引了越来越多的关注。其中，电阻R极大地取决于晶粒尺寸和固有电阻。据预计，尺寸效应，包括表面和晶界散射，将大幅度增加铜互连结构的有效电阻率。此外，扩散阻挡层是非常差的导体，其所占的金属线体积的分数也越来越大。
[0003]因此，为解决上述问题，有必要提出一种改进的互连结构的制造方法。
【发明内容】
[0004]针对现有技术的不足，本发明提供一种混合互连结构及其制造方法、电子装置，该互连结构具有较低的电阻以及较好的电迁移可靠性。
[0005]根据本发明的一个方面，提供一种混合互连结构的制造方法，所述方法包括:提供半导体衬底；在所述半导体衬底上形成第一层间介电层；以及在所述第一层间介电层中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。
[0006]可选地，在所述第一层间介电层上分别形成铝互连线和铜互连线包括:刻蚀所述第一层间介电层，以在所述第一层间介电层中形成铜互连通孔和铝互连通孔；在所述铜互连通孔和所述铝互连通孔中以及所述第一层间介电层上沉积铝金属层；刻蚀所述铝金属层，以形成所述铝互连线；在所述第一层间介电层和所述铝互连线上沉积第二层间介电层；刻蚀所述第二层间介电层，以在所述第二层间介电层中形成铜互连沟槽；在所述铜互连沟槽中以及所述第二层间介电层上沉积扩散阻挡层；在所述扩散阻挡层上沉积铜金属层；以及采用化学机械抛光工艺对所述铜金属层、所述扩散阻挡层和所述第二层间介电层进行研磨，以暴露所述铜互连线和所述铝互连线。
[0007]可选地，所述扩散阻挡层的材料为石墨烯。
[0008]可选地，采用激光直写技术沉积所述扩散阻挡层。
[0009]根据本发明的另一方面，提供一种根据上述方法制造的混合互连结构。
[0010]根据本发明的又一方面，提供一种电子装置，包括根据上述方法制造的所述混合互连结构。
[0011]根据本发明提供的混合互连结构的制造方法，以铝互连线作为信号线，以铜互连线作为电源线。由于信号线传导的是双向电流，其不受电迁移效应的影响，因此可以采用抗电迁移性能较差的铝互连结构。并且铝互连结构不需要加入扩散阻挡层，因此可以在纳米级尺度下减小互连线的体积，从而减小互连结构的电阻。电源线传导的是单向电流(直流)，其受电迁移效应的影响较大，因此以抗电迁移性能较好的铜互连结构作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。
【附图说明】
[0012]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0013]附图中:
[0014]图1a至图1i示出根据本发明一个实施例的混合互连结构的制造方法的关键步骤中所获得的半导体器件的剖面示意图；以及
[0015]图2示出根据本发明实施例的混合互连结构的制造方法的流程图。
【具体实施方式】
[0016]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0017]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的混合互连结构的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0018]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0019]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0020]实施例一
[0021]图1a至图1i示出根据本发明一个实施例的混合互连结构的制造方法的关键步骤中所获得的半导体器件的剖面示意图。现结合图1a至图1f详细描述本发明所提供的混合互连结构的制造方法。
[0022]参考图la，提供半导体衬底101。所述半导体衬底101的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。在所述半导体衬底101中可以形成有隔离槽、埋层、各种阱(well)结构或者下部互连结构，为了简化，图示中予以省略。
[0023]继续参考图1a,在所述半导体衬底101上形成第一层间介电层102。所述第一层间介电层102可以是低k或超低k介电层，其材料可以为例如碳氧化硅(S1C)。
[0024]之后，所述方法包括:在所述第一层间介电层102上分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。本领域技术人员可以理解，本文所描述的“电源线”可以包括接地线。由于信号线传导的是双向电流，其不受电迁移效应的影响，因此可以采用抗电迁移性能较差的铝互连结构。并且铝互连结构不需要加入扩散阻挡层，因此可以在纳米级尺度下减小互连线的体积，从而减小互连结构的电阻。电源线传导的是单向电流(直流)，其受电迁移效应的影响较大，因此以抗电迁移性能较好的铜互连结构作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。该步骤具体包括下述步骤。
[0025]参考图1b，刻蚀所述第一层间介电层102，以在所述第一层间介电层102中形成铜互连通孔104和铝互连通孔103。所述刻蚀可以为干法刻蚀工艺，所使用的刻蚀气体可以包括含氟气体(CF4、CHF3,