P沟肖特基栅碳化硅静电感应晶闸管及其制造方法
【专利摘要】本发明公开了一种P沟肖特基栅碳化硅静电感应晶闸管及其制造方法，目的在于，降低器件开态电阻、提升功率特性，结构所采用的技术方案为：包括自下而上依次设置的N型欧姆接触电极、N型SiC衬底、P型SiC缓冲层、P型SiC漂移层和P型电流增强层，P型电流增强层上刻蚀形成有若干个台阶，相邻台阶之间设有沟槽，所述台阶顶部设置有P型SiC欧姆接触层，P型SiC欧姆接触层的上部设置有P型欧姆接触电极，P型欧姆接触电极的形状与P型SiC欧姆接触层相同，所述沟槽内设置有肖特基电极，肖特基电极与台阶侧面和沟槽底部均接触，所述N型欧姆接触电极和P型欧姆接触电极均包括依次沉积的Ni层和Pt层，所述肖特基电极包括依次沉积的Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或者Pt层、Cr层和Au层。
【专利说明】
P沟肖特基栅碳化括静电感应晶阐管及其制造方法
技术领域
[0001] 本发明设及半导体器件W及半导体工艺技术领域，具体设及一种P沟肖特基栅碳 化娃静电感应晶闽管及其制造方法。
【背景技术】
[0002] 随着科学技术的迅猛发展，对功率半导体器件的性能提出了越来越高的要求。目 前使用的功率器件主要由娃等传统半导体材料制成，由于受材料性能的限制，器件的电学 性能已经难W持续的大幅提高;而且用运些材料制成的器件不能在高溫强福射等恶劣环境 下长期工作，特别是在新能源、汽车电子、航空航天等领域中，传统的娃功率器件已经逐渐 难W胜任。
[0003] 在众多新型半导体材料中，碳化娃(SiC)材料W其良好的物理和电学性能成为制 造新一代半导体功率器件和电路的首选材料。尤其是高溫、高压和高频电力电子应用领域， SiC功率器件更具有娃功率器件难W比拟的优势和潜力。
[0004] 近年来，SiC器件的商用化有了很大的进展，包括化ee、英飞凌、罗姆等多家公司可 W提供包括SiC SBD、J阳T、M0SFET商用产品，但是SiC功率器件的广泛应用还面临着很多的 挑战。特别是SiC全控型功率器件的发展相对较慢，目前市场上只有少数国外公司可W提供 种类比较单一的SiC全控型功率器件，而且价格高昂，难W广泛应用于民用领域。
[0005] 在众多的SiC功率器件类型中，SiC JFET是电压控制的单极型器件，具有单步制备 工艺相对成熟且不存在MOS界面层质量问题等优点，一直是中等额度电压SiC功率器件的研 究热点，并成为了首款商用的SiC全控型功率器件，但至今未能广泛推广。其中最大的问题 是SiC JFET的正、反向特性都同时敏感的依赖于沟道区域的结构和工艺参数，运给高功率 常关型SiC JFET的结构设计和工艺研制带来了困难，提高了器件制备成本，影响了器件的 应用。
[0006] 为了解决常关型SiC JFET折中开态电阻和关态特性困难的问题，引入电导调制效 应是比较理想的选择，常见的方案有两种：一是将SiC JFET工作于双极模式下（BWET/ BMFET)，让栅源PN结正偏向沟道内注入的少数载流子W调制开态电阻；二是采用类似于 SITH(静电感应晶闽管）的结构，在漏极引入一个PN结。
[0007] 其中第一种方案虽然不增加工艺难度，但需要栅极由电压驱动转变为电流驱动， 不仅会增大驱动功率、增加驱动电路复杂度；同时由于栅极注入只能调制沟道低渗杂区的 电导率，所W该方案的应用价值有限。
[000引而静电感应晶闽管可W看出JFET与PIN的串联，即具有SiC JFET工艺成熟、易驱动 的优点，又具有更强烈的电导调制效应。与BJFET相比，S口H漏端PN结注入的少子可W有效 的调制整个漂移区的电导率，有效降低器件的开态电阻。
【发明内容】
[0009]为了解决现有技术中的问题，本发明提出一种有利于降低器件开态电阻、提升功 率特性的P沟肖特基栅碳化娃静电感应晶闽管及其制造方法。
[0010] 为了实现W上目的，本发明所采用的技术方案为：
[0011] -种P沟肖特基栅碳化娃静电感应晶闽管，包括自下而上依次设置的N型欧姆接触 电极、N型SiC衬底、P型SiC缓冲层、P型SiC漂移层和P型电流增强层，P型电流增强层上刻蚀 形成有若干个台阶，相邻台阶之间设有沟槽，所述台阶顶部设置有P型SiC欧姆接触层，P型 SiC欧姆接触层的上部设置有P型欧姆接触电极，P型欧姆接触电极的形状与P型SiC欧姆接 触层相同，所述沟槽内设置有肖特基电极，肖特基电极与台阶侧面和沟槽底部均接触，所述 N型欧姆接触电极和P型欧姆接触电极均包括依次沉积的Ni层和Pt层，所述肖特基电极包括 依次沉积的Ni层、化层和Au层，或者Ti层、化层和Au层，或者Pt层、化层和Au层。
[001^ 所述N型SiC衬底的渗杂浓度为1 X 10"~1 X 10"畑1-3。
[OOU] 所述P型SiC缓冲层的厚度为0.5~2.0皿，渗杂浓度为lXl〇i6~5X10"cm-3。
[0014]所述P型SiC漂移层的厚度为材料中空穴扩散长度的0.4~0.9倍，渗杂浓度Ndrift为 lXl〇i4~8Xl〇i5cm-3。
[001引所述P型电流增强层的渗杂浓度Ncsl为1 X 1016~1 X 10"cnf3,位于沟槽底部的P型 电流增强层的厚度为0.5~2皿。 3x10'
[0016] 所述台阶高度为1.5~3.5皿，台阶宽度为- 的1.0~2.0倍。 V Wc化 cm
[0017] 所述P型欧姆接触层的渗杂浓度为1 X l〇is~1 X IOi9Cnf3，厚度为0.2~0.5皿。
[0018] -种P沟肖特基栅碳化娃静电感应晶闽管的制备方法，包括W下步骤：
[0019] 步骤一、由SiC基片构成N型SiC衬底；
[0020] 步骤二、采用化学气相沉积法在N型SiC衬底的上表面上依次外延生长P型SiC缓冲 层、P型SiC漂移层、P型SiC电流增强层和P型SiC欧姆接触层；
[0021] 步骤S、通过SFs气体，采用反应离子干法刻蚀法在P型SiC电流增强层和P型SiC欧 姆接触层上刻蚀出若干个台阶，相邻台阶之间设沟槽；
[0022] 步骤四、在P型SiC欧姆接触层上部依次淀积Ni层和Pt层，在N型SiC衬底下部依次 淀积Ni层和Pt层;并在化气氛下进行溫度为950°C~1050°C的热退火，在P型SiC欧姆接触层 的上部形成P型欧姆接触电极;在N型SiC衬底下部形成N型欧姆接触电极；
[0023] 步骤五、在沟槽底部和台阶侧面依次淀积Ni层、Cr层和Au层，或者Ti层、Cr层和Au 层，或者Pt层、化层和Au层，形成肖特基电极，即得到P沟肖特基栅碳化娃静电感应晶闽管。
[0024] 所述P型SiC欧姆接触层上部淀积的Ni层厚度为200皿~400皿，Pt层的厚度为50皿 ~200nm;在N型SiC衬底下部依次淀积的Ni层厚度为200nm~400nm，Pt层厚度为50nm~ 200nm;在沟槽底部和台阶侧面淀积的Ni层、Ti层或Pt层的厚度为50~200nm，Cr层厚度为50 ~IOOnm ,Au层厚度为50~500nm。
[0025] 与现有技术相比，本发明采用N型SiC衬底，通过与P型SiC漂移层形成PN结提供少 子注入W获得电导调制效应，并在N型SiC衬底与P型SiC漂移层之间设置P型缓冲层W避免 穿通，在P型SiC漂移层与P型SiC欧姆接触层之间设置P型电流增强层W降低沟道区的阻抗。 采用肖特基电极替代PN结作为器件的栅极W降低工艺复杂度及栅极开关特性。对于常规结 构的SiC JFET，器件的开态电阻和击穿电压都敏感依赖于沟道区的材料参数，难W折中。尤 其是对于常关型器件，很难同时获得低开态电阻和高击穿电压。本发明的P沟新型栅结构碳 化娃静电感应晶闽管通过采用N型SiC衬底形成的少子注入调制低渗杂的P型SiC漂移层，通 过对结构参数的优化设计让电导调制效应可W覆盖整个漂移区，即及少子扩散长度大于漂 移区厚度，即可显著削弱漂移区渗杂对开态电阻的影响。对于运种类型的器件，理论上有N 沟，即采用N型的沟道和漂移层，和P沟，即P型的沟道和漂移层两种技术方案，即分别采用采 用空穴和电子作为衬底注入的少子W调制沟道区的电导率。一般情况下电子的扩散长度要 比空穴的扩散长度长，比如SiC中电子的少子扩散长度Ln为10~25WH，而空穴的扩散长度Lp 为5~12WI1。因此，采用P型沟道可W获得更强的电导调制效应，从而可W进一步降低漂移区 厚度和渗杂浓度，从而获得高击穿电压。本发明可W有效解决传统SiC JFET存在的问题，同 时获得低开态电阻和高击穿电压，提高设计灵活度，降低工艺难度，新颖合理，实用性强。
[0026] 进一步，为了获得高的击穿电压，需要降低漂移区渗杂浓度和增加漂移区的厚度， 但运都会显著增大开态电阻。由于漂移层的厚度由电导调制效应决定，且开态电阻不再受 漂移区渗杂浓度的影响，本发明通过采用低渗杂的漂移区W获得高击穿电压。采用本方案 的设计后，开态电阻和击穿电压分别由两个参数决定，大大增加了设计灵活度。
[0027] 进一步，器件关态时，栅耗尽区很容易延伸到衬底，即发生穿通，运会导致器件的 击穿特性变差。本发明在N型衬底和P型漂移层之间设置P型缓冲层，W避免穿通的发生，有 利于提升击穿电压。
[0028] 进一步，由于采用了低渗杂的漂移层，沟道区的阻抗会显著上升，本发明在P型漂 移层与欧姆接触层之间设置P型电流增强层W降低沟道区的阻抗，从而降低漂移层低渗杂 对开态电阻的影响，提升器件性能，提高设计的灵活度。
[0029] 进一步，采用了本发明的结构后，设计和研制开态电阻低的常关型器件更为容易， 设计方法是沟道宽度，即台阶宽度小于等于2倍栅耗尽层厚度，根据器件物理的知识，耗尽 层厚度为，其中Vd为势垒高度，对于Si C材料和本结构的特点，约等于 V 心 V CSZ , 3x10' ^馬化C恥
[0030] 本发明制备方法制备的P沟肖特基栅碳化娃静电感应晶闽管，能够有效解决传统 SiC JFET存在的问题，同时获得低开态电阻和高击穿电压，提高设计灵活度，降低工艺难 度，新颖合理，实用性强。
[0031] 进一步，采用肖特基电极替代传统的PN结作为栅极，用一次金属淀积工艺替代栅 区离子注入、杂质激活退火工艺W及金属电极等多步复杂工艺，可W显著降低工艺难度和 复杂度。同时，与离子注入不同，肖特基接触不消耗材料厚度，有利于降低器件的设计难度 和刻蚀工艺难度。同时，与PN结不同，肖特基接触没有扩散电容，有利于提升栅极开关特性。
【附图说明】
[0032] 图1为本发明的结构示意图；
[0033] 图2为本发明制造方法的流程图；
[0034] 图3a为本发明制造方法步骤一完成后的器件结构示意图，图3b为步骤二完成后的 器件结构示意图，图3c为步骤=完成后的器件结构示意图，图3d为步骤四、五、六完成后的 器件结构示意图；
[0035] 其中，I-N型SiC衬底；2-P型SiC缓冲层;3-P型SiC漂移层;4-P型SiC电流增强层;5- P型SiC欧姆接触层;6-P型欧姆接触电极;7-N型欧姆接触电极;8-肖特基电极。
【具体实施方式】
[0036] 下面结合具体的实施例和说明书附图对本发明作进一步的解释说明。
[0037] 参见图1，本发明的结构包括由N型SiC衬底1和设置在N型SiC衬底上部的P型SiC缓 冲层2，P型SiC缓冲层2上设置P型SiC漂移层3，P型SiC漂移层3上设置P型SiC电流增强层4，P 型SiC电流增强层4上设置P型SiC欧姆接触层5，P型电流增强层4和P型SiC欧姆接触层5上刻 蚀形成多个台阶，相邻台阶之间设有沟槽，在台阶侧面和沟槽底部设置有肖特基电极8，P型 SiC欧姆接触层5上部设置有形状与所述P型SiC欧姆接触层5形状相同的P型欧姆接触电极 6，N型SiC衬底1下部设置有N型欧姆接触电极7。
[003引 N型SiC衬底1的渗杂浓度为IX 10"~IX l0i9cm-3;P型SiC缓冲层2的厚度为0.5~ 2.0皿，渗杂浓度1 XlQi6~5 X 10"cnf3,厚度薄与渗杂浓度成反比例关系;P型SiC漂移层3的 厚度为材料中空穴扩散长度的0.4~0.9倍，渗杂浓度Ndrift为1 X 1014~8 X l0i5cnf3;台阶高 度1.5~3.5皿，台阶宽度为的1.0~2.0倍，P型电流增强层4的渗杂浓度Ncsl为1 V C化 cm X l0is~IX 10"cnf3,其下边界延伸到沟槽底部下方0.5~2皿，即位于沟槽底部的P型电流 增强层4的厚度为0.5~2wii;P型欧姆接触层5渗杂浓度为1 X l0is~1 X l0i9cnf3，厚度为0.2 ~0.5皿；肖特基电极6由下向上由S层金属构成，Ni、Ti或Pt层，W及化层和Au层，其中Ni、 Ti或Pt层厚度为50~200nm，Cr层厚度50~100nm，Au层厚度50~500nm。
[0039] 参见图1，本发明制造方法包括W下步骤：
[0040] 步骤一、由SiC基片构成的N型SiC衬底1，如图3a所示；
[0041] 步骤二、采用化学气相沉积法在衬底1的上表面上依次外延生长厚度为0.5~2.化 m，渗杂浓度为1 XlQi6~5 X 10"cnf3的P型SiC缓冲层2;厚度为材料中空穴扩散长度的0.4~ 0.9倍，渗杂浓度Ndrift为1 X 1〇14~8 X l〇i5cnf3的P型SiC漂移层3;渗杂浓度Nc化为1 X 1〇16~1 X l〇i7cnf3,位于沟槽底部的P型电流增强层4的厚度为0.5~2皿的P型SiC电流增强层4;渗 杂浓度为1 X l〇is~1 X IOi9Cnf3，厚度为0.2~0.5WI1的P型SiC欧姆接触层5，如图3b所示；
[0042] 步骤S、通过SFs气体，采用反应离子干法刻蚀法在P型SiC电流增强层4和P型SiC ;3 X 1 〇7 欧姆接触层5上刻蚀出高度为1.5~3.5皿，台阶宽度为1 的1.0~2.0倍，间距为2 ~如m的若干个台阶，相邻台阶之间设沟槽，如图3c所示；
[0043] 步骤四、在P型SiC欧姆接触层5上方依次淀积Ni层和Pt层，Ni层的厚度为200nm~ 400nm，第一 Pt层的厚度为50nm~200nm;
[0044] 步骤五、在N型SiC衬底1下方依次淀积Ni层和Pt层，化层的厚度为200皿~400nm， 第一 Pt层的厚度为50nm~200nm;
[0045] 步骤六、在化气氛下进行溫度为950°C~1050°C的热退火，在在P型SiC欧姆接触层 5的上部形成由Ni层和Pt层构成的P型欧姆接触电极6;在N型SiC衬底I下方形成由Ni层和Pt 层构成的N型欧姆接触电极7，如图3d所示；
[0046] 步骤屯、在沟槽底部和台阶侧面依次淀积厚度为50~200nm的Ni层、Ti层或Pt层， W及化金属50~100皿和Au金属50~500nm，形成肖特基电极8,即得到P沟肖特基栅碳化娃 静电感应晶闽管。
[0047] 静电感应晶闽管，是一种典型的复合型功率半导体器件，从技术上可W理解为单 极型器件(静电感应晶体管，SIT)加上了少子调制效应。从材料角度，其性能由单极型器件 的体材料和少子的性能决定。对于N沟型器件，是N型体材料（电子导电）和P型少子(空穴）； 对于P沟器件，是P型体材料(空穴导电）和N型少子(电子）。
[004引对于大部分半导体材料，N型材料的性能（包括体材料和少子性能）都优于P型材 料，因此，类似静电感应晶闽管运样的复合型器件，难W同时获得高的体材料和少子性能， 即只能采用N型体材料加P型少子(N沟)或者P型体材料加N型少子(P沟）。
[0049] 对于半导体材料，N型和P型体材料和少子特性，在数值上往往差了两=倍甚至更 多，而工艺上也有很大的差别。WSiC材料为例，N型和P型材料的渗杂元素、杂质激活溫度、 杂质激活率、杂质离化率、迁移率、扩散系数、少子寿命等，W及研制欧姆接触所采用的金属 类型、退火溫度，研制肖特基接触的工艺参数，W及最后的工艺效果等，都有较大的差别。N 沟和P沟SiC器件不仅仅是渗杂类型的转换，而且是在器件特性和设计方法上有较大的区 别。
[0050] 参照目前研究较多的另外一款SiC复合型功率半导体器件--SiC IGBT，与本专 利设及的理论思想类似，也是单极型器件(MOSFET)加上少子调制效应，目前学术界对于其N 沟和P沟的研究都较为重视，研究发现运两种器件的特性各有优劣。同时开展运两种类型器 件的研究将有助于运一类器件更快更好的发展。本发明提出的结构和工艺方案，可W有效 解决传统SiCJFET存在的问题，同时获得低开态电阻和高击穿电压，提高设计灵活度，降低 工艺难度，新颖合理，实用性强。
【主权项】
1. 一种P沟肖特基栅碳化娃静电感应晶闽管，其特征在于，包括自下而上依次设置的N 型欧姆接触电极(7)、N型SiC衬底（1)、P型SiC缓冲层(2)、P型SiC漂移层(3)和P型电流增强 层(4)，P型电流增强层(4)上刻蚀形成有若干个台阶，相邻台阶之间设有沟槽，所述台阶顶 部设置有P型SiC欧姆接触层（5)，P型SiC欧姆接触层（5)的上部设置有P型欧姆接触电极 (6)，P型欧姆接触电极(6)的形状与P型SiC欧姆接触层(5)相同，所述沟槽内设置有肖特基 电极(8)，肖特基电极(8)与台阶侧面和沟槽底部均接触，所述N型欧姆接触电极(7)和P型欧 姆接触电极(6)均包括依次沉积的Μ层和Pt层，所述肖特基电极(8)包括依次沉积的Μ层、 化层和Au层，或者Ti层、化层和Au层，或者Pt层、化层和Au层。2. 根据权利要求1所述的一种P沟肖特基栅碳化娃静电感应晶闽管，其特征在于，所述N 型SiC衬底(1)的渗杂浓度为1X 1〇18~1X ι〇ι%ιΛ3. 根据权利要求1所述的一种Ρ沟肖特基栅碳化娃静电感应晶闽管，其特征在于，所述Ρ 型SiC缓冲层(2)的厚度为0.5~2.0μπι，渗杂浓度为1Χ1〇?6~5X10"cm-3。4. 根据权利要求1所述的一种P沟肖特基栅碳化娃静电感应晶闽管，其特征在于，所述P 型SiC漂移层(3)的厚度为材料中空穴扩散长度的0.4~0.9倍，渗杂浓度Ndrift为IX 1〇14~8 Xl〇i5cm-3。5. 根据权利要求1所述的一种P沟肖特基栅碳化娃静电感应晶闽管，其特征在于，所述P 型电流增强层(4)的渗杂浓度化SL为1 X l〇is~1 X l〇i7cnf3,位于沟槽底部的P型电流增强层 (4)的厚度为0.5~2皿。6. 根据权利要求5所述的一种P沟肖特基栅碳化娃静电感应晶闽管，其特征在于，所述 台阶高度为1.5~3.5μπι，台阶宽度为的1.0~2.0倍。7. 根据权利要求5所述的一种Ρ沟肖特基栅碳化娃静电感应晶闽管，其特征在于，所述Ρ 型欧姆接触层(5)的渗杂浓度为1 X l〇is~1 X l〇i9cnf3，厚度为0.2~0.5WI1。8. -种P沟肖特基栅碳化娃静电感应晶闽管的制备方法，其特征在于，包括W下步骤： 步骤一、由SiC基片构成N型SiC衬底(1); 步骤二、采用化学气相沉积法在N型SiC衬底（1)的上表面上依次外延生长P型SiC缓冲 层(2)、P型SiC漂移层(3)、P型SiC电流增强层(4)和P型SiC欧姆接触层(5); 步骤Ξ、通过SF6气体，采用反应离子干法刻蚀法在P型SiC电流增强层(4)和P型SiC欧姆 接触层(5)上刻蚀出若干个台阶，相邻台阶之间设沟槽； 步骤四、在P型SiC欧姆接触层(5)上部依次淀积Μ层和Pt层，在N型SiC衬底（1)下部依 次淀积Ni层和Pt层;并在化气氛下进行溫度为950°C~1050°C的热退火，在P型SiC欧姆接触 层(5)的上部形成P型欧姆接触电极(6);在N型SiC衬底(1)下部形成N型欧姆接触电极(7); 步骤五、在沟槽底部和台阶侧面依次淀积Μ层、化层和Au层，或者Ti层、Cr层和Au层，或 者Pt层、化层和Au层，形成肖特基电极(8)，即得至化沟肖特基栅碳化娃静电感应晶闽管。9. 根据权利要求8所述的一种P沟肖特基栅碳化娃静电感应晶闽管的制备方法，其特征 在于，所述P型SiC欧姆接触层(5)上部淀积的Ni层厚度为200nm~400nm，Pt层的厚度为50nm ~20化m;在N型SiC衬底（1)下部依次淀积的Ni层厚度为20化m~400皿，Pt层厚度为50nm~ 200nm;在沟槽底部和台阶侧面淀积的Ni层、Ti层或Pt层的厚度为50~200nm，Cr层厚度为50 ~100nm，Au层厚度为50~500nm。
【文档编号】H01L29/74GK106098767SQ201610496818
【公开日】2016年11月9日
【申请日】2016年6月28日
【发明人】张 林, 张赞, 朱玮, 高恬溪
【申请人】长安大学