端子，耦合到所述ρ沟道JFET源极跟随器晶体管的漏极端子。
[0021]根据一个实施例，所述η沟道JFET重置晶体管耦合在所述浮动扩散区和电压偏置列线之间。
[0022]根据一个实施例，所述ρ沟道JFET源极跟随器晶体管具有由所述半导体衬底上的所述浮动扩散区包围的η+型掺杂栅极区和形成在所述η+型掺杂栅极区下的ρ型掺杂沟道区。
[0023]根据一个实施例，所述ρ沟道JFET源极跟随器晶体管的所述η+型掺杂栅极区在不用导线的情况下电耦合到所述浮动扩散区。
[0024]根据一个实施例，所述图像传感器像素电路还包括:Ρ+型退化掺杂层，形成于光电二极管区之下并且连接到接地端子，其中所述Ρ+型退化掺杂层具有通过具有关于所述Ρ+型退化掺杂层的相反的极性的补偿注入剂形成的开口，并且其中所述Ρ+型退化掺杂层在所述浮动扩散区之下延伸以形成势皇，所述势皇被配置为通过防止光产生的电子从所述半导体衬底的基体部分进入所述浮动扩散区而将所述浮动扩散区与所述半导体衬底的所述基体部分隔呙。
[0025]根据本实用新型的另一个方面，提供一种处理器系统，包括:中央处理单元;存储器;输入/输出电路；以及成像设备。其中所述成像设备包括:像素阵列，具有形成于半导体衬底上的至少一个像素电路；以及透镜，将图像聚焦到所述像素阵列上。其中所述至少一个像素电路包括:光电二极管区，响应于图像光产生电荷;浮动扩散区；电荷转移晶体管，被配置为将所产生的电荷从所述光电二极管区转移到所述浮动扩散区；η沟道结型栅极场效应JFET源极跟随器晶体管，形成于所述半导体衬底上的所述浮动扩散区内；以及ρ沟道JFET重置晶体管，耦合到所述浮动扩散区并且被配置为将所述浮动扩散区重置到重置电压。
[0026]根据一个实施例，所述η沟道JFET源极跟随器晶体管具有被所述半导体衬底上的所述浮动扩散区包围的Ρ+型掺杂栅极区以及形成于所述Ρ+型掺杂栅极区下的η型掺杂沟道区。
[0027]根据一个实施例，所述η沟道JFET源极跟随器晶体管的所述ρ+型掺杂栅极区在不用导线的情况下电连接到所述浮动扩散区。
[0028]本实用新型的一个优点是像素可以在不具有行选择晶体管的情况下形成以增加光电二极管的面积和电荷存储能力。
【附图说明】
[0029]图1是常规的图像传感器像素的简化的电路图，具有共享相同的像素电路的两个光电二极管，所述像素电路包括两个转移栅极、金属氧化物半导体场效应晶体管(M0SFET)源极跟随器、寻址晶体管和重置晶体管。
[0030]图2是图像传感器像素的例示性电路图，具有共享公共的浮动扩散区的两个光电二极管，具有两个电荷转移晶体管、源极跟随器晶体管和重置晶体管，其中根据本实用新型的实施例，源极跟随器晶体管是P沟道型晶体管。
[0031]图3是两个光电二极管的例示性布局图，具有每个共享的浮动扩散区像素拓扑结构(例如具有图2中所示的类型的电路的像素)相应的转移栅极，其中根据本实用新型的实施例，P沟道型M0SFET源极跟随器晶体管和η沟道型M0SFET重置晶体管位于光电二极管行之间的浅槽隔离(STI)主干(trunk)。
[0032]图4是图2和图3中所示的类型的像素沿着图3的线A’-A”的例示性剖面图，其中微型η阱区与ρ沟道型M0SFET源极跟随器晶体管一起形成。在微型η阱区和n+型掺杂M0SFET重置晶体管之间设置连接。根据本实用新型的实施例设置P+型掺杂RPW层。
[0033]图5是图2和图3中所示的类型的像素跨过根据本实用新型的实施例的像素中的ρ沟道型M0SFET源极跟随器晶体管的位置处的STI隔离主干的例示性剖面图。
[0034]图6是四个光电二极管的例示性布局图，具有每个共享的浮动扩散区像素拓扑结构相应的电荷转移栅极，其中根据本实用新型的实施例，P沟道型M0SFET源极跟随器晶体管和η沟道型M0SFET重置晶体管位于光电二极管行之间的浅槽隔离(STI)主干。
[0035]图7是根据本实用新型的实施例，示出了图2到图6中所示的类型的ρ沟道型M0SFET源极跟随器晶体管之下的完全耗尽微型η阱中的偏置电势的例示性图和能带图。
[0036]图8是四个光电二极管的例示性布局图，具有每个共享的浮动扩散区像素拓扑结构相应的电荷转移栅极，其中根据本实用新型的实施例，像素源极跟随器是直接位于浮动扩散电荷检测区内的Ρ沟道结型栅极场效应晶体管(JFET)。
[0037]图9是根据本实用新型的实施例，采用图2到图8的图像传感器像素的处理器系统的框图。
【具体实施方式】
[0038]图2中示出了例示性图像传感器像素的简化的电路图，所述图像传感器像素具有共享公共的浮动扩散节点的具有相应的电荷转移栅极的两个光电二极管。如图2中所示，像素电路200可以包括共享相同的浮动扩散节点213 (此处有时被称为电荷储存节点213、电荷储存区213、浮动扩散213、浮动扩散区213或浮动扩散结区213)的第一光电二极管201 (Η) 1)和第二光电二极管202(PD2)。此示例仅仅是例示性的，并且如果期望的话，像素200可以包括任何要求的数量的共享公共的电荷检测电路的光电二极管(例如，四个或更多光电二极管)。像素200可以包括具有耦合到浮动扩散节点213的栅极端子的源极跟随器(SF)晶体管203。源极跟随器晶体管203可以是ρ沟道型M0SFET(例如，具有ρ型掺杂沟道区的M0SFET晶体管)。源极跟随器203的漏极可以耦合到接地(GND)端子204，而源极跟随器晶体管203的源极端子连接到公共的列信号线208(例如，由像素阵列的相应列中的所有像素共享的列读出线)。
[0039]电荷检测节点213可以由耦合到列参考偏置线209(例如，其上断言偏置电压Vref)的η沟道型M0SFET晶体管205(例如，具有η型掺杂沟道区的M0SFET)重置。来自光电二极管201和202的电荷分别通过电荷转移晶体管206和207转移到浮动扩散节点213上。重置晶体管栅极205可以接收来自行重置线210上的行控制电路(为了简明的目的未示出)的重置控制信号。电荷转移晶体管206和207可以接收分别来自行重置线211和212上的行控制电路的电荷转移控制信号。在图2的示例中，没有形成行寻址晶体管(例如，行选择晶体管)或相应的行选择控制线(例如，节约像素中的空间)。因此，清楚的是，每对两个光电二极管总共包括4个晶体管，每个像素PD 2个晶体管。当与常规的图像像素比较时，这导致可观地节约了有价值的像素面积，所述节约的面积可以分配给光电二极管，导致增加的电荷存储能力。
[0040]此像素布置的操作的鲁棒性源于所有的非寻址行像素让其重置晶体管205恒定地开启而只有寻址行像素让其重置晶体管205关闭这一事实。这使所有来自非寻址像素的溢出(overflow)电荷安全地漏到重置电压参考偏置线209上并且从阵列漏出到相关联的电源。对于寻址像素信号不可以存在任何干扰。另外，当重置晶体管205关闭时，此晶体管的栅极到漏极的电容性耦合使小的馈通信号输入到浮动扩散电荷检测节点213上。这开启寻址像素行的源极跟随器晶体管203并且提供了相同列中的寻址源极跟随器晶体管203和非寻址源极跟随器晶体管203之间的安全的操作裕度。作为结果的输出信号然后准备作为相关双采样(CDS)操作的参考被取样。当光产生信号电荷转移到寻址行的浮动扩散节点213上时，非寻址源极跟随器晶体管栅极203和寻址源极跟随器晶体管栅极203之间的电压裕度更大幅地增大，使得对于非寻址线没有干扰可以发生，即使对于具有相对高幅度的信号。
[0041]图3是具有ρ沟道型M0SFET源极跟随器晶体管203和2个光电二极管共享配置的像素电路200的拓扑结构的例示性布局图的示例。如图3所示，像素300 (对应于图2的像素200)可以具有如区域301所示的活动的(ac t i