一种带有深阱终端环结构的平面可控硅芯片的制作方法
【专利摘要】本实用新型公开了一种带有深阱终端环结构的平面可控硅芯片，它包括N-﹣型硅单晶片、背面P型阳极区、正面P型短基区、N-+型阴极区、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、对通隔离环和深阱终端环，深阱终端环内填充有钝化保护膜，深阱终端环与正面P型短基区相连并环绕在正面P型短基区的四周，深阱终端环的深度大于正面P型短基区的深度。采用深阱终端环结构，反向偏置时，耗尽层向深阱终端环的内部扩展多，能够减小芯片尺寸，深阱终端环是由铝扩散形成，具有更高的临界电场强度，可以实现更高的耐压，减小芯片终端尺寸，节约硅片面积，提高硅片利用率。
【专利说明】
一种带有深阱终端环结构的平面可控硅芯片
技术领域
[0001]本实用新型涉及一种用于平面可控硅芯片制造的深阱终端环结构，尤其涉及一种带有深阱终端环结构的平面可控硅芯片。
【背景技术】
[0002]平面终端技术广泛应用于功率半导体器件芯片，目前的平面终端技术多为保护环结构。采用保护环结构的平面可控硅芯片，如图1所示，N__型硅单晶片101’、背面P型阳极区102’、正面P型短基区103’、N-+型阴极区104’、对通隔离环105’、保护环106’、正面的门极金属电极107’、正面的阴极金属电极108’、背面的阳极金属电极109’、钝化保护膜110’，保护环106’环设于正面P型短基区103’四周，保护环106’与正面P型短基区103’间隔一定的距离，保护环106’的深度等于正面P型短基区103’的深度。反向偏置时，耗尽层沿横向水平方向扩展，保护环承担部分耐压；电压越高，所需保护环数量越多，芯片终端尺寸也就越大，芯片尺寸也就越大。具体工艺步骤:1、光刻P型基区窗口和保护环窗口；2、离子注入硼;3、推结扩散。优点是:工艺步骤少。缺点是:采用保护环结构，需更大的芯片终端尺寸，浪费硅片面积。因此，需要新的技术方案来解决上述问题。
【实用新型内容】
[0003]本实用新型需要解决的技术问题是提供一种带有深阱终端环结构的平面可控硅芯片。
[0004]为解决上述技术问题，本实用新型的一种带有深阱终端环结构的平面可控硅芯片，它包括N__型硅单晶片、背面P型阳极区、正面P型短基区、N-+型阴极区、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、对通隔离环和深阱终端环，所述深阱终端环内填充有钝化保护膜，其特征在于:所述深阱终端环与正面P型短基区相连并环绕在正面P型短基区的四周，所述深阱终端环的深度大于正面P型短基区的深度。
[0005]其中，所述深阱终端环的深度为50-70um，深阱终端环的宽度为90-150um。
[0006]进一步的，所述深阱终端环内的杂质浓度低于正面P型短基区内的杂质浓度。
[0007]本实用新型的有益效果:采用深阱终端环结构替代保护环结构，可以有效减少终端尺寸，可以用更小的芯片面积实现相同的参数性能，提高硅单晶片的利用率。
【附图说明】
[0008]下面结合附图对本实用新型作进一步详细说明。
[0009]图1为【背景技术】中提到的具有保护环结构的平面可控硅芯片的结构示意图。
[0010]图2为本实用新型具有深阱终端环结构的平面可控硅芯片的结构示意图。
[0011]其中，101、N--型硅单晶片，102、背面P型阳极区，103、正面P型短基区，104、N-+型阴极区，105、对通隔离环，106、深阱终端环，107、正面的门极金属电极，108、正面的阴极金属电极，109、背面的阳极金属电极，110、钝化保护膜。
【具体实施方式】
[0012]为了加深对本实用新型的理解，下面对本实用新型作进一步详述，该实施例仅用于解释本实用新型，并不构成对本实用新型的保护范围的限定。
[0013]如图2所示，本实用新型的一种带有深阱终端环结构的平面可控硅芯片，它包括N-_型硅单晶片101、背面P型阳极区102、正面P型短基区103、N-+型阴极区104、正面的门极金属电极107、正面的阴极金属电极108、背面的阳极金属电极109、对通隔离环105和深阱终端环106，深阱终端环106内填充有钝化保护膜110，深阱终端环106与正面P型短基区103相连并环绕在正面P型短基区103的四周，深阱终端环106的深度大于正面P型短基区103的深度。
[0014]其中，深阱终端环106的深度为50-70um，深阱终端环106的宽度为90-150um。采用深阱终端环结构，反向偏置时，耗尽层向深阱终端环的内部扩展多，能够减小芯片尺寸。
[0015]深阱终端环106内的杂质浓度低于正面P型短基区103内的杂质浓度。使PN结耗尽层向芯片内部扩展，让击穿发生在体内而不是PN的终端。
[0016]上述带有深阱终端环结构的平面可控硅芯片的制造方法，先光刻背面P型阳极区窗口和正面P型短基区窗口，再在背面P型阳极区窗口和正面P型短基区窗口内离子注入硼，光刻深阱终端环窗口，再在深阱终端环窗口内，进行离子注入铝，然后同时进行高温推结扩散，同时实现背面P型阳极区、正面P型短基区、深阱终端环。深阱终端环是由铝扩散形成，具有更高的临界电场强度，可以实现更高的耐压。
[0017]下面是上述平面可控硅芯片的制造方法的详细步骤:
[0018]1、生长氧化膜:对硅单晶片进行化学抛光，进行RCA清洗、甩干，将硅单晶片置于1150±50°C下的氧气氛下氧化，氧化时间为5-10小时，要求生长的氧化膜厚度为1.0?1.8um；
[0019]2、双面光刻对通隔离窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5°C/25±5min前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
[0020]3、对通隔离扩散:(I)对硅片进行RCA清洗、甩干，(2)在硅片的正、反两面涂硼源，
(3)硼予沉积，在1080 ± 10°C、氮气和氧气气氛下，扩散1.8± 0.2 h，形成P型沉积层，要求R口=5±0.5 Ω/口；(4)推结，在1275±5°C，氮气和氧气气氛下，扩散140±10 h，形成P型对通隔离环；
[0021]4、光刻正面P型短基区窗口和背面P型阳极区窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5°C/25±5min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
[0022]5、双面注入硼:注入剂量为IE1Vcm2至IE1 Vcm2，注入能量为60KeV至80 KeV，在窗口内形成硼的注入层；
[0023]6、光刻正面深阱终端环窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5°C/25±5min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
[0024]7、正面注入铝:注入剂量为5E14/cm2至8E14/cm2，注入能量为601^￥至120 Kev，注入角度为0°至7°，在正面深阱终端环窗口内形成铝的注入层；
[0025]8、推结扩散:在1275±5°C下，氮气和氧气气氛下，扩散25-35 h，同时形成正面P型短基区、背面P型阳极区、深阱终端环；
[0026]9、光刻N+型阴极区窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5°C/25±5min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
[0027]1、磷予扩:对硅片进行RCA清洗，用去离子水冲洗15次、甩干;在950?1080 °C下，通入携带三氯氧磷的氮气和氧气，扩散1.5±0.2 h，形成N+沉积层，要求Rli=0.9?4.0 Ω /□;
[0028]11、磷再扩:在1205±10°C，氮气和氧气气氛下，扩散4.0±0.6 h，形成N-+型阴极区；
[0029]12、钝化保护:LPCVD系统沉积氮化硅保护膜；
[0030]13、光刻引线窗口:利用匀胶机将光刻胶涂敷在硅片正面，经100±5°C/25±5min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用干刻机刻蚀正面窗口内、背面的氮化硅膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
[0031 ] 14、双面金属膜蒸镀:利用高真空电子束蒸发台在娃片的正面蒸镀一层5-8um厚的高纯铝膜；利用高真空电子束蒸发台在硅片的背面蒸镀钛(0.I um厚)一镍(0.5um厚)一银(1.2um厚)的多层金属电极；
[0032]15、正面反刻:利用匀胶机将光刻胶涂敷在硅片的正面，经100±5°C/25±5min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净，用干；
[0033]16、真空合金:真空合金炉内，合金条件510±5°C/25±5min，形成欧姆接触；
[0034]17、芯片测试:按产品测试标准进行测试；
[0035]18、砂轮划片:利用砂轮划片机根据芯片尺寸进行切割；
[0036]19、检验、包装。
[0037]由上述工艺制成的平面可控硅芯片，具有深阱终端环结构，其与现有技术中的保护环结构相比，其工艺部分在离子注入硼步骤和推结扩散步骤之间增加了光刻深阱终端环窗口步骤和离子注入铝步骤，虽然工艺步骤增多了，但是能形成深阱终端环结构，深阱终端环是由铝扩散形成，具有更高的临界电场强度，可以实现更高的耐压，减小芯片终端尺寸，节约硅片面积，提高硅片利用率。
【主权项】
1.一种带有深阱终端环结构的平面可控硅芯片，它包括N-_型硅单晶片、背面P型阳极区、正面P型短基区、N-+型阴极区、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、对通隔离环和深阱终端环，所述深阱终端环内填充有钝化保护膜，其特征在于:所述深阱终端环与正面P型短基区相连并环绕在正面P型短基区的四周，所述深阱终端环的深度大于正面P型短基区的深度。2.根据权利要求1所述的一种带有深阱终端环结构的平面可控硅芯片，其特征在于:所述深阱终端环的深度为50-70um，深阱终端环的宽度为90-150umo3.根据权利要求1所述的一种带有深阱终端环结构的平面可控硅芯片，其特征在于:所述深阱终端环内的杂质浓度低于正面P型短基区内的杂质浓度。
【文档编号】H01L29/06GK205428940SQ201620192788
【公开日】2016年8月3日
【申请日】2016年3月14日
【发明人】周榕榕, 王成森, 沈怡东
【申请人】江苏捷捷微电子股份有限公司