专利名称：具有改进的负载调节的初级端调节的脉宽调制控制器的制作方法
技术领域：
本发明涉及一种开关电源，且更具体地说，本发明涉及开关电源的一种初级端调节的脉宽调制(pulse width modulation，PWM)控制器。
背景技术：
通常我们使用开关电源(SMPS)作为电脑、通信器件和许多其它产品的初级电源。SMPS在设计上具有许多优于其它类型电源的优点，包括较有效的功率转换、较小的尺寸和较轻的重量。然而，SMPS设计中的大量组件个数对于电源制造商和工程师来说仍然是一个问题。为了降低电源的生产成本，先前技术中提供了无次级端反馈控制的某些解决方法。本发明的申请人在美国申请了对应专利申请案，其标题为“PWM controller regulatingoutput voltage and output current in primary side”，该案在2003年3月24日申请并分配了序号10/249,214。其中的所有揭示内容并入本文中。如图1中所显示，在这个对应的申请案中揭示了无次级端反馈控制的反激电源。这个设计通过主变压器耦接输出电压和电源电压，以使得可以将电源电压用于电压调节，而将输出电压维持在固定范围内。可以在无次级端反馈电路的情况下调节输出电压，因此降低了系统成本。
然而，这个发明中没有考虑负载调节。当电源负载增大时负载调节的精确度下降了。在较高负载时，来自主变压器的辅助绕组的反馈信号不能精确地跟随电源的输出电压。发生这种情况是因为辅助绕组反馈信号的整流二极管引起了和负载电流成正比的电压降。图2A和图2B展示了图1中所显示的对应专利申请案中整流二极管(图1D1)对负载调节的反作用。当负载电流增大时，辅助绕组的电源电流(Icc)也增大。这使得整流二极管上的电压降增大。因此，当电源负载改变时，将改变辅助绕组电压(V1)的反馈信号(Vcc)和输出电压(V2)的关系。对于所属领域的技术人员，应了解到因为整流二极管D1，差动电压ΔVCL(低负载)和ΔVCH(高负载)将不完全相同。因此反馈信号(Vcc)不能精确地跟随变压器电压的变化。现有技术的初级端电源的电压调节并非对于所有的电源负载都是稳定的。
此外，高负载电流也将使得输出整流二极管(图1D2)上的电压降较大。尽管辅助绕组电压和次级绕组电压相互关联，但是当电源负载电流增大时所述关系减弱了。此导致了进一步的负载调节问题。
传统的初级端PWM控制器可以降低生产成本，但是其具有不足的负载调节。因此，需要一种适合于较宽范围的电源输出负载水平的改进的初级端PWM控制器。
发明内容
本发明的首要目的是提供一种初级端调节的PWM控制器，其具有优于现有技术设计的改进的负载调节。PWM控制器使用响应不同输出负载进行调节的偏压电流产生检测电阻器上的不同电压降来补偿输出整流二极管上的电压降的变化。
根据本发明的一方面，通过添加反馈电压发生器进一步改进电压调节。在每一PWM循环内，反馈电压发生器通过控制一采样电路来检测来自辅助绕组的反激电压。由采样电路产生的采样脉冲信号和PWM信号同步。对辅助绕组处的电压逐循环地加以监控使得能够更精确地执行反馈控制。本发明大体上改进了输出电压相对于负载改变的稳定性。
根据本发明的另一方面，通过适当地选择检测电阻器来为不同类型的输出整流二极管准确地补偿电压降，进一步改进电压调节。因为检测电阻器的电压降和输出整流二极管的电压降相互关联，所以这改进了在改变负载状态的情况下的输出电压的负载调节。
本发明的另一目的是降低生产成本。根据本发明的初级端反馈控制装置取消了对次级端反馈控制电路的需求。因此可以大大降低器件数目、电源尺寸和生产成本。
根据本发明的一方面，具有初级端调节的PWM控制器可以改进负载调节和输出电压的精确度，同时降低生产成本。
应了解，上文的总体描述和下文的详细描述都是示例性的，并且希望其能提供对本发明的进一步解释。
图1显示一种现有技术的PWM控制器，其调节来自变压器的初级端的输出电压和输出电流。
图2A显示在低负载状态下从辅助绕组和次级绕组观察到的波形。
图2B显示在高负载状态下从辅助绕组和次级绕组观察到的波形。
图3显示一反激电源，其使用根据本发明的一初级端调节的PWM控制器。
图4显示根据本发明的初级端调节的PWM控制器的示意图。
图5显示根据本发明的图4中所显示的一反馈电压发生器和一偏压电流吸收器的一优选实施例。
图6显示根据本发明的图4中所显示的一采样电路的一优选实施例。
图7显示根据本发明的从图6中的采样电路观察到的波形。
具体实施例方式
图3显示一反激电源，其使用根据本发明的一初级端调节的PWM控制器101。V1是变压器400的辅助绕组的反激电压。V2是变压器400的次级绕组的反激电压。当PWM控制器101运行时，辅助绕组通过整流二极管D1供给电源电压Vcc。辅助绕组的反激电压V1可表达为N1=NAdφdt---(1)]]>其中，NA是辅助绕组的匝数，而φ是变压器400的磁通量。
次级绕组的反激电压V2可表达为V2=NSdφdt---(2)]]>其中，NS是次级绕组的匝数。从等式(1)和(2)，得到V1=NANS×V2---(3)]]>如上所观察到的，辅助绕组的反激电压V1和反激电压V2相互关联。因为辅助绕组的反激电压和次级绕组的电压相互关联，所以可以在变压器400的初级端(辅助绕组端)建构反馈控制电路。
图4显示根据本发明的PWM控制器101的详图。PWM控制器101包括一反馈电压发生器37、一偏压电流吸收器36、一采样电路31、一采样开关50和一脉宽调制器38。PWM控制器101的检测输入端DET连接到图3中所显示的检测电阻器200。采样开关50的输入端子连接到检测输入端DET。采样开关50的输出端子连接到反馈电压发生器37的输入端。反馈电压发生器37输出一反馈电压VFB，其连接到偏压电流吸收器36的一输入端和脉宽调制器38的第一输入端。脉宽调制器38的第二输入端是PWM控制器101的电流感应输入端VS。电流感应输入端VS耦接到感应电阻器210，感应电阻器210连接到图3中所显示的功率MOSFET 300的源极。脉宽调制器38的一输出端输出一PWM信号以切换功率MOSFET 300。采样电路31由脉宽调制器38的输出驱动，且产生一采样脉冲信号SP。采样脉冲信号SP进一步连接到采样开关50的控制端子。
脉宽调制器38包括一比较器35、一RS触发器34、一振荡器32和一“与”门33。振荡器32产生一脉冲信号VP。脉冲信号VP设置RS触发器34的设置输入，并且脉冲信号VP连接到“与”门33的第一输入端。比较器35的正输入端是脉宽调制器38的第一输入端。比较器35的负输入端是脉宽调制器38的第二输入端。比较器35的输出端连接到RS触发器34的重设输入端。RS触发器34的输出端连接到“与”门33的第二输入端。“与”门33输出PWM信号。
因为两个反激电压V1和V2都与输出负载状态相互关联，所以反激电压V1可以反映输出负载状况。因此，PWM控制器101可以从变压器400的初级端检测输出负载状况。当负载改变时，反馈电压发生器37通过采样开关50和检测电阻器200采样并保持变压器400的辅助绕组的反激电压V1。反馈电压发生器37将响应反激电压V1产生反馈电压VFB。当电流感应输入端VS处的电压Vs高于反馈电压VFB时，将关闭PWM信号。同时，偏压电流吸收器36将响应反馈电压VFB吸收偏压电流IM。当负载改变时，输出电流I0将产生输出整流二极管上的不同电压降。偏压电流IM将产生检测电阻器200上的不同电压降来很好地补偿输出整流二极管上的不同电压降。
图5显示根据本发明的反馈电压发生器37和偏压电流吸收器36的一个优选实施例。反馈电压发生器37包括一电容器51、一运算放大器(OPA)52、一OPA 53、一晶体管56、一由晶体管54和晶体管55组成的第一电流镜、一由晶体管58和晶体管59组成的第二电流镜、一电阻器57和一电阻器60。电容器51连接在OPA 52的正输入端和接地参考之间。OPA 52的输出端连接到晶体管56的栅极。OPA 52的负输入端连接到晶体管56的源极。第一参考电压VR1连接到OPA 53的正输入端。OPA 53的负输入端连接到OPA 53的输出端。电阻器57连接在OPA 52的负输入端和OPA 53的负输入端之间。晶体管54和55的源极连接到电源电压Vcc。晶体管54的栅极、晶体管55的栅极、晶体管54的漏极和晶体管56的漏极连接在一起。晶体管55的漏极、晶体管58的漏极、晶体管58的栅极和晶体管59的栅极连接在一起。晶体管58的源极和晶体管59的源极都连接到接地参考。电阻器60连接在第二参考电压VR2和晶体管59的漏极之间。反馈电压VFB来源于晶体管59的漏极。
偏压电流吸收器36包括一OPA 61、一晶体管64、一电阻器65、一由晶体管62和晶体管63组成的第三电流镜，和一由晶体管66和晶体管67组成的第四电流镜。OPA 61的正输入端连接到晶体管59的漏极。OPA 61的输出端连接到晶体管64的栅极。OPA 61的负输入端连接到晶体管64的源极。电阻器65连接在晶体管64的源极和接地参考之间。晶体管62的漏极、晶体管64的漏极、晶体管62的栅极和晶体管63的栅极连接在一起。晶体管62的源极和晶体管63的源极连接到电源电压Vcc。晶体管63的漏极、晶体管66的漏极、晶体管66的栅极和晶体管67的栅极连接在一起。晶体管66的源极和晶体管67的源极连接到接地参考。晶体管67的漏极连接到检测输入端DET来吸引偏压电流IM。
参照图3，当输出电压V0由于负载的增大而降低时，次级绕组的反激电压V2将会降低。因为辅助绕组和次级绕组的反激电压相互关联，所以反激电压V1的减少量将和反激电压V2的减少量成正比。反激电压V1通过检测电阻器200耦接到PWM控制器101的检测输入端DET。PWM信号驱动采样电路31产生采样脉冲信号SP来切换采样开关50。
进一步参照图5，一旦接通采样开关50，反激电压V1将对反馈电压发生器37的电容器51充电。然后可以从电容器51获得采样电压VSP。晶体管56将采样电压VSP转换为采样电流ISP，其可表达为下述等式ISP＝(VSP-VR1)/R57(4)其中VR1是第一参考电压，R57是电阻器57的电阻值。
第一电流镜反射第一电流I1，其可表达为下述等式I1＝N1×ISP(5)其中N1是第一电流镜的反射系数。
第二电流镜反射第二电流I2，其可表达为下述等式I2＝N2×I1(6)其中N2是第二电流镜的反射系数。
反馈电压VFB来源于晶体管59的漏极，其可表达为下述等式VFB＝VR2-I2×R60(7)其中VR2是第二参考电压，R60是电阻器60的电阻值。
等式(4)、(5)、(6)和(7)显示了当负载增大时，采样电压VSP将会降低，并且采样电流ISP也将会降低。第二电流I2将会降低，随后将获得增大了的反馈电压VFB。当反馈电压VFB高时，将会延长PWM信号的接通时间来提供更大的功率，从而满足所增大的负载的需要。然后晶体管64将增大了的反馈电压VFB转换为增大了的反馈电流IFB。通过第三电流镜，将增大的反馈电流IFB反射为第三电流I3，其可表达为下述等式I3＝N3×IFB(8)其中N3是第三电流镜的反射系数。
第四电流镜吸引偏压电流IM，偏压电流IM和第三电流I3成正比，其中IM＝N4×I3(9)其中N4是第四电流镜的反射系数。
等式(7)、(8)和(9)显示偏压电流IM和反馈电压VFB成正比变化。输出电压是V0＝V2-VD2，其中VD2是输出整流二极管D2上的电压降。
辅助绕组的反激电压V1可表达为下述等式V1＝VRDET+VDET(10)其中VRDET是检测电阻器200上的电压降，VDET是检测输入端DET的电压。
因此，V0=NSNA×(VRDET+VDET)-VD2---(11)]]>选定VD2=NSNA×VRDET=NSNA×(IM×RDET)]]>则V0=NSNA×VDET]]>因为VDET＝K1×VSP，如果电阻器57的电阻值小，则结果可近似为VSP＝VR1。因此，可获得所预期的输出电压V0，并且电压不受各种负载状态的影响。其将表达为下述等式V0=NSNA×K1×VR1]]>其中K1是常数，电阻器57用来降低反馈回路增益。
根据本发明，检测电阻器200和偏压电流IM在不同负载状态下补偿电压降VD2的变化。在高负载状态下，偏压电流IM将增大并产生较高的电压降VRDET。因此，反激电压V1将增大来补偿高电压降VD2。在低负载状态下，偏压电流IM将降低并产生较低的电压降VRDET来补偿低电压降VD2。尽管不同类型的输出整流二极管D2将产生不同的电压降VD2，但是选择适当的电阻器200(RDET)将为不同类型的输出整流二极管D2准确地补偿电压降VD2。
图6显示采样电路31的一个优选实施例，其包括一晶体管81、一晶体管89、一电流源80、一电流源90、一电容器82、一电容器91、一磁滞比较器83、一磁滞比较器92、一“非”门84、一“非”门87、一“非”门86、一“与非”门85和一“与非”门88。晶体管81的栅极连接到图4中所显示的“与”门33的输出端和“非”门87的输入端。晶体管81的源极连接到接地参考。电流源80连接在电源电压Vcc和晶体管81的漏极之间。晶体管81的漏极进一步连接到磁滞比较器83的输入端。电容器82连接在晶体管81的漏极和接地参考之间。磁滞比较器83的输出端连接到“非”门84的输入端。“非”门84的输出端连接到“与非”门85的第一输入端和“与非”门88的第一输入端。“非”门87的输出端连接到“与非”门85的第二输入端和“与非”门88的第二输入端。“与非”门85的输出端连接到“非”门86的输入端。“非”门86的输出端将采样脉冲信号SP供给采样开关50的控制端子。“与非”门88的输出端连接到晶体管89的栅极。晶体管89的源极连接到接地参考。电流源90连接在电源电压Vcc和晶体管89的漏极之间。磁滞比较器92的输入端连接到晶体管89的漏极。电容器91连接在晶体管89的漏极和接地参考之间。磁滞比较器92的输出端连接到“与非”门85的第三输入端。
当耦接到晶体管81的栅极的PWM信号变为逻辑高电平时，将会接通晶体管81并且将电流源80接地。因此将不会有电流流入电容器82。磁滞比较器83的输出将为逻辑高电平。“非”门84转换此逻辑高电平信号并输出一逻辑低电平信号来设置“与非”门85的输出为逻辑高电平。“非”门86转换此逻辑高电平信号并输出一逻辑低电平采样脉冲信号SP。此逻辑低电平采样脉冲信号SP将使图5中所显示的采样开关50保持为断开，以使得辅助绕组的反激电压将不会传导到反馈电压发生器37。一旦PWM信号变为逻辑低电平，则“与非”门88的第二输入将变为逻辑高电平。同时，将会断开晶体管81，并且电流源80将开始对电容器82充电。“与非”门88的第一输入将会保持逻辑低电平直到电容器82中的电压达到磁滞比较器83的上阈值电压VUT1。因此，“与非”门88的输出将为逻辑高电平，其将使电流源90接地。磁滞比较器92将输出一逻辑高电平信号到“与非”门85的第三输入端。“非”门86的输出将保持为逻辑低电平。电流源80将对电容器82连续地充电，并产生一从PWM信号的下降沿开始的延迟时间td。
因为Q＝C×V＝I×t，所以延迟时间td可表达为下述等式td=C82×VUT1I80---(12)]]>其中C82是电容器82的电容量，VUT1是磁滞比较器83的上阈值电压，I80是电流源80的电流。
当电容器82中的电压达到磁滞比较器83的上阈值电压VUT1时，“非”门84的输出将变为逻辑高电平。因此，“非”门86将响应延迟时间td的结束而输出一逻辑高电平采样脉冲信号SP。同时，“与非”门88的两个输入均将为逻辑高电平。此将使“与非”门88的输出变为逻辑低电平。因此，将会断开晶体管89且电流源90将开始对电容器91充电，并且确定对于采样脉冲信号SP的脉宽的采样时间ts。下述等式可以表达电容器91的充电ts=C91×VUT2I90---(13)]]>其中C91是电容器91的电容量，VUT2是磁滞比较器92的上阈值电压，I90是电流源90的电流。
磁滞比较器92的输出将会保持逻辑高电平，并且采样脉冲信号SP也将会保持逻辑高电平直到电容器91的电压达到上阈值电压VUT2。在采样时间ts后，磁滞比较器92将输出一逻辑低电平信号到“与非”门85的第三输入端。因此，采样脉冲信号SP变为逻辑低电平。采样脉冲信号SP和PWM信号的相互关系如图7中所显示。
如上文所描述，在每一PWM循环内，建构在PWM控制器101中的反馈电压发生器37通过采样辅助绕组的反激电压产生反馈电压VFB，从而将检测输入端DET的电压保持为常数。偏压电流吸收器36响应负载状态吸引偏压电流IM。如此改变检测电阻器200上的电压降来补偿输出整流二极管D2上的电压降的变化。这使得输出电压更精确并大大地改进了负载调节。
所属领域的技术人员将易于理解，可对本发明的结构进行多种修改和改变而不偏离本发明的范畴或精神。考虑到上文，倘若本发明的修改和改变属于以上权利要求书及其均等物的范畴，则希望本发明涵盖这些修改和改变。
权利要求
1.一种在一开关电源中的初级端PWM控制器，其特征在于所述的初级端PWM控制器包括一DET输入端子，其用来检测所述开关电源的一变压器的一辅助绕组的一反激电压，其中所述DET输入端子通过一检测电阻器连接到所述辅助绕组；一偏压电流吸收器，其用来从所述DET输入端子吸引一偏压电流；一采样开关，其由一采样脉冲信号控制；一采样电路，其用来产生所述采样脉冲信号；一反馈电压发生器，其用来产生一反馈电压，其中所述反馈电压发生器通过所述采样开关连接到所述DET输入端子；和一脉宽调制器，其用来响应所述反馈电压产生一PWM信号，其中所述PWM信号运行一耦接到所述变压器的一初级绕组的开关。
2.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的PWM控制器运行来调节所述开关电源的一输出电压。
3.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的反馈电压的量值和所述输出电压的量值成反比。
4.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的偏压电流的振幅和所述反馈电压的量值成正比。
5.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的偏压电流吸收器包括一第一电阻器；一第一晶体管，其用来将所述反馈电压转换为一反馈电流，其中所述第一晶体管具有一通过所述第一电阻器连接到接地参考的源极；一第一输入缓冲放大器，其用来控制所述第一晶体管的一栅极，其中所述第一输入缓冲放大器具有一耦接到所述反馈电压的正输入端和一通过所述第一电阻器连接到所述接地参考的负输入端；一第一电流镜，其耦接到所述电源电压和所述第一晶体管的一漏极；和一第二电流镜，其用来吸引所述偏压电流，其中所述第二电流镜耦接到所述第一电流镜和所述接地参考。
6.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的偏压电流的振幅和所述反馈电流的振幅成正比。
7.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的反馈电压发生器包括一第二电阻器；一第二输入缓冲放大器，其具有一通过所述采样开关耦接到所述反激电压的正输入端，其中所述第二输入缓冲放大器具有一耦接到所述第二电阻器的负输入端；一第三输入缓冲放大器，其具有一连接到一第一参考电压的正输入端和一负输入端，其中所述负输入端耦接到所述第三输入缓冲放大器的一输出端和所述第二电阻器；一第一电容器，其用来采样和保持所述反激电压来产生一采样电压，其中所述第一电容器连接到所述接地参考和所述第二输入缓冲放大器的所述正输入端；一第二晶体管，其用来将所述采样电压转换为一采样电流，其中所述第二晶体管具有一连接到所述第二输入缓冲放大器的一输出端的栅极和一通过所述第二电阻器连接到所述第三输入缓冲放大器的所述输出端的源极；一第三电流镜，其耦接到所述电源电压和所述第二晶体管的一漏极；一第四电流镜，其用来产生一反射采样电流，其中所述第四电流镜耦接到所述第三电流镜和所述接地参考；和一第三电阻器，其用来从所述反射采样电流产生所述反馈电压，其中所述第三电阻器耦接到所述第四电流镜和一第二参考电压。
8.根据权利要求7所述的初级端PWM控制器，其特征在于其中所述的反射采样电流和所述反激电压成反比。
9.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的采样电路包括一第一电流源，其用来产生一第一充电电流，其中所述第一电流源耦接到所述电源电压；一第二电容器，其耦接到所述接地参考，其中所述第二电容器由所述第一充电电流进行充电；一第三晶体管，其用来切换所述第一充电电流，其中所述第三晶体管具有一由所述PWM信号控制的栅极、一耦接到所述第一电流源的漏极和一连接到所述接地参考的源极；一第一磁滞比较器，其具有一连接到所述第三晶体管的所述漏极的输入端子；和一第一“非”门，其用来产生一延迟时间信号，其中所述“非”门具有一连接到所述第一磁滞比较器的一输出端的输入端。
10.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的采样电路进一步包括一第二电流源，其用来产生一第二充电电流，其中所述第二电流源连接到所述电源电压；一第三电容器，其耦接到所述接地参考，其中所述第三电容器由所述第二元电电流进行充电；一第四晶体管，其用来切换所述第二充电电流，其中所述第四晶体管具有一耦接到所述第二电流源的漏极和一连接到所述接地参考的源极；一第一“与非”门，其用来控制所述第四晶体管的一栅极，其中所述第一“与非”门具有一耦接到所述延迟时间信号的第一输入端；一第二“非”门，其用来将一反转PWM信号供给所述第一“与非”门的一第二输入端，其中所述第二“非”门具有一耦接到所述PWM信号的输入端；和一第二磁滞比较器，其用来产生一采样时间信号，其中所述第二磁滞比较器具有一耦接到所述第三电容器的输入端。
11.根据权利要求1所述的初级端PWM控制器，其特征在于其中所述的采样电路进一步包括一第二“与非”门，其用来产生一反转采样脉冲信号，其中所述第二“与非”门具有一耦接到所述延迟时间信号的第一输入端、一耦接到所述反转PWM信号的第二输入端和一耦接到所述采样时间信号的第三输入端；和一第三“非”门，其用来产生所述采样脉冲信号，其中所述第三“非”门具有一连接到所述第二“与非”门的一输出端的输入端。
12.根据权利要求11所述的初级端PWM控制器，其特征在于其中所述的采样脉冲信号的延迟时间是所述第二电容器的电容量和所述第一充电电流的振幅的函数，其中所述延迟时间发生在每一PWM循环的下降沿。
13.根据权利要求11所述的初级端PWM控制器，其特征在于其中所述的采样脉冲信号的脉宽是所述第三电容器的电容量和所述第二充电电流的振幅的函数，其中所述采样脉冲信号产生于所述延迟时间后。
14.根据权利要求1所述的开关电源，其特征在于其中所述的脉宽调制器包括一比较器，其用来产生一重设信号，其中所述比较器具有一连接到所述反馈信号的正输入端和一连接到一感应电压的负输入端，其中所述感应电压是从所述变压器的一初级电流转换得到；一振荡器，其用来产生一脉冲信号；一RS触发器，其用来产生一开/关信号，其中所述RS触发器由所述脉冲信号设置且由所述比较器的一输出重设；一“与”门，其用来产生所述PWM信号，所述“与”门具有一连接到所述脉冲信号的第一输入端和一连接到所述开/关信号的第二输入端。
15.根据权利要求14所述的初级端PWM控制器，其特征在于其中所述的振荡器的频率确定所述PWM信号的切换频率。
全文摘要
本发明提供一种具有改进的负载调节的初级端调节的PWM(pulse width modulation，脉宽调制)控制器。在每一PWM循环内，一内置反馈电压发生器通过一采样开关采样并保持来自变压器的辅助绕组的反激电压，并且相应地产生一反馈电压。一偏压电流吸收器吸引一和反馈电压成正比的偏压电流。当输出负载改变时，偏压电流将通过一检测电阻器产生一电压降来补偿输出整流二极管的电压降。根据本发明，偏压电流可以使得PWM控制器能够不使用次级反馈电路而十分精确地调节输出电压。
文档编号H02M3/28GK1806380SQ200480016705
公开日2006年7月19日 申请日期2004年6月18日 优先权日2003年6月18日
发明者杨大勇, 陈秋麟, 林振宇, 林宋宜 申请人:崇贸科技股份有限公司