控制电路以及包含控制电路的交互电源的制作方法
【专利摘要】本发明提供一种对零件偏差的影响较小且适于批量生产的交互电源进行控制的控制电路以及包括这个控制电路的交互电源。通过时钟生成部，预定频率的时钟脉冲被生成。通过信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，主开关导通宽度脉冲信号被生成，相对于主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号被生成。通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，用于使得主开关的导通时间宽度和从开关的导通时间宽度相同的从驱动脉冲信号被生成。
【专利说明】控制电路以及包含控制电路的交互电源
【技术领域】
[0001]本发明涉及一种对零件偏差的影响较小且适于批量生产的交互(interleave)电源进行控制的控制电路以及包含控制电路的交互电源。
[0002]本申请基于2011年11月18日在日本申请的特愿2011-252579号主张优先权，将其内容在这里引用。
【背景技术】
[0003]作为以往的交互型开关(switching)电源，存在专利文献一的图1所公开的交互型开关电源。在这个以往的交互型开关电源中，例如两个临界型升压斩波(chopping)转换器(converter)包括对设置在变压器(transformer)的另一端和接地之间的开关元件的导通和断开进行控制的控制电路，第一临界型升压斩波转换器的控制电路通过第一临界型升压斩波转换器的控制绕组的电压，生成第一临界型升压斩波转换器的开关元件的导通时间点(on timing)，第二临界型升压斩波转换器的控制电路在第一临界型升压斩波转换器的开关元件断开的时间点，生成第二临界型升压斩波转换器的开关元件的导通时间点。
[0004]在专利文献一的图1所公开的交互型开关电源中，通过连通两个临界型升压斩波转换器的FB端子和GND端子，能够以极其简易的结构来实现能够控制的交互型开关电源。
[0005]如果使用上述的连通两个临界型升压斩波转换器的FB端子和GND端子的方式，在第一临界型升压斩波转换器中使用的控制电路和在第二临界型升压斩波转换器中使用的控制电路中，就需要使用专利文献一的图4所示的FB端子的电压(VFB)和开关元件Q31的导通时间宽度(TON)的关系略近似的控制电路。
[0006]但是，当使用与FB端子的电压(VFB)和开关元件Q31的导通时间宽度(TON)的关系不相近的控制电路时，则在 第一临界型升压斩波转换器和第二临界型升压斩波转换器中，各自的开关电流的导通时间宽度变得不平衡。其结果是，第二临界型升压斩波转换器的电流临界动作不能再保持下去，功率因数下降，输出电压波动增加，噪音增加，甚至有可能出现扼流圈的噪音增大的情况。因此，在上述以往的交互型开关电源中，由于不能自动地将第一临界型升压斩波转换器和第二临界型升压斩波转换器各自的开关电流的导通时间宽度调整为一致，因此在批量生产中有可能需要进行筛选。所以，特别是当为使用多于两个的临界型升压斩波转换器的多级的电流临界型交互型开关电源时，有在批量生产困难的问题。
[0007]先行技术文献
[0008]专利文献
[0009]【专利文献一】日本特开2009-261229号公报
【发明内容】
[0010]因此，本发明的一个实施方式的目的在于提供一种对零件偏差的影响较小且适于批量生产的交互电源进行控制的控制电路以及包含控制电路的交互电源。[0011]根据本发明的一种实施方式，提出一种控制电路，包括:具有进行开关动作的主开关的主转换器；以及具有相对所述于主开关的开关动作，以预定的相位差进行开关的从开关的从转换器，并且该控制电路对主转换器和从转换器之间构成主从关系的交互电源用的从开关的开关动作进行控制，至少包含:时钟生成部，生成预定频率的时钟脉冲；信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，生成表示主开关的导通时间信息的主开关导通宽度脉冲信号，并生成相对于主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号；边沿脉冲生成部，基于主驱动脉冲信号，生成第一边沿脉冲信号，基于倍占空脉冲信号，生成第二边沿脉冲信号；以及从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，生成为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号。
[0012]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，并且，相对于主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。由于通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成。
[0013]根据本发明的一种实施方式，提出一种控制电路:第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0014]根据本发明的一种实施方式，第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0015]根据本发明的一种实施方式，提出一种控制电路:第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0016]根据本发明的一种实施方式，第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0017]根据本发明的一种实施方式，提出一种交互电源，包括:具有进行开关动作的主开关的主转换器；具有相对于所述主开关的开关动作，以预定的相位差进行开关的从开关的从转换器；以及对从开关的开关动作进行控制的制电路，在主转换器和从转换器之间构成主从关系的该交互电源中，控制电路至少包含:时钟生成部，生成预定频率的时钟脉冲；信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，生成表示主开关的导通时间信息的主开关导通宽度脉冲信号，并生成相对于主开关导通宽度脉冲信号，时间宽度为两倍的倍占空脉冲信号；边沿脉冲生成部，基于主驱动脉冲信号，生成第一边沿脉冲信号，基于倍占空脉冲信号，生成第二边沿脉冲信号；以及从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，生成为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号。
[0018]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，并且，相对于主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成。
[0019]根据本发明的一种实施方式，提出一种交互电源:第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0020]根据本发明的一种实施方式，第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0021]根据本发明的一种实施方式，提出一种交互电源:第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0022]根据本发明的一种实施方式，第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0023]根据本发明的一种实施方式，提出一种控制电路:在包括主转换器，具有进行开关动作的主开关的主转换器；以及从转换器，具有相对于所述主开关的开关动作以预定的相位差进行开关的从开关，且主转换器和从转换器之间构成主从关系的交互电源用的对从开关的开关动作进行控制的控制电路中，至少包含:时钟生成部，生成预定频率的时钟脉冲；分频信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，生成表示主开关的导通时间信息的主开关导通宽度脉冲信号，生成相对于主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η是2以上的整数)的η个分频信号，并生成相对于分频信号，占空比为两倍的倍占空脉冲信号；边沿脉冲生成部，基于主驱动脉冲信号，生成第一边沿脉冲信号，基于倍占空脉冲信号，生成第二边沿脉冲信号；以及从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，生成为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号。
[0024]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过分频信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，相对于主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η为2以上的整数)的η个分频信号被生成，并且，相对于分频信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成。
[0025]根据本发明的一种实施方式，提出一种控制电路:第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0026]根据本发明的一种实施方式，第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0027]根据本发明的一种实施方式，提出一种控制电路:第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0028]根据本发明的一种实施方式，第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0029]根据本发明的一种实施方式，提出一种交互电源，包括:主转换器，具有进行开关动作的主开关的主转换器；从转换器，具有相对于主开关的开关动作，以预定的相位差进行开关的从开关；以及对从开关的开关动作进行控制的控制电路，在主转换器和从转换器之间构成主从关系的该交互电源中,控制电路至少包含:时钟生成部,生成预定频率的时钟脉冲；分频信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，生成表示主开关的导通时间信息的主开关导通宽度脉冲信号，生成相对于主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η是2以上的整数)的η个分频信号，并生成相对于分频信号，占空比为两倍的倍占空脉冲信号；边沿脉冲生成部，基于主驱动脉冲信号，生成第一边沿脉冲信号，基于倍占空脉冲信号，生成第二边沿脉冲信号；以及从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，生成为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号。
[0030]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过分频信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，相对于主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η为2以上的整数)的η个分频信号被生成，并且，相对于分频信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成。
[0031]根据本发明的一种实施方式，提出一种交互电源:第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0032]根据本发明的一种实施方式，第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成。
[0033]根据本发明的一种实施方式，提出一种交互电源:第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0034]根据本发明的一种实施方式，第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成。
[0035]发明效果
[0036]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，并且，相对于主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成，因此，能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为大约相同的宽度。这样，可以容易地实现对零件偏差的影响较小且适于批量生产的交互电源进行控制的控制电路。
[0037]根据本发明的一种实施方式，由于使得第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成，因此能够将主转换器和从转换器各自的开关电流的导通时间宽度准确且切实地调整为大约相同的宽度。特别是使其与在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步从而生成第一边沿脉冲信号的方法由于是使得主驱动脉冲信号的终点与时钟脉冲的时间点同步，因此与使其与主驱动脉冲信号的负边沿时间点同步从而生成第一边沿脉冲的方法相比，能够更准确地生成从开关驱动脉冲信号。
[0038]根据本发明的一种实施方式，由于第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成，因此能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为相问览度。
[0039]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，并且，相对于主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。由于通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成，因此能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为大约相同的宽度。这样，可以容易地实现零件偏差的影响较小且适于批量生产的交互电源。
[0040]根据本发明的一种实施方式，由于第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成，因此能够将主转换器和从转换器各自的开关电流的导通时间宽度准确且切实地调整为大约相同的宽度。特别是使其与主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步从而生成第一边沿脉冲信号的方法由于是使得主驱动脉冲信号的终点与时钟脉冲的时间点同步，因此与使其与主驱动脉冲信号的负边沿时间点同步从而生成第一边沿脉冲的方法相比，能够更准确地生成从开关驱动脉冲信号。
[0041]根据本发明的一种实施方式，由于第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成，因此能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为相问览度。
[0042]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过分频信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，相对于主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η为2以上的整数)的η个分频信号被生成，并且，相对于分频信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成，因此即使是在主转换器的开关动作的占空比变化的情况下，也能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为大约相同的宽度。这样，可以容易地实现对零件偏差的影响较小且适于批量生产的交互电源进行控制的控制电路。
[0043]根据本发明的一种实施方式，由于第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成，因此即使是在主转换器的开关动作的占空比变化的情况下，也能够将主转换器和从转换器各自的开关电流的导通时间宽度准确且切实地调整为大约相同的宽度。特别是使其与在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步从而生成第一边沿脉冲信号的方法由于是使得主驱动脉冲信号的终点与时钟脉冲的时间点同步，因此与使其与主驱动脉冲信号的负边沿时间点同步从而生成第一边沿脉冲的方法相比，能够更准确地生成从开关驱动脉冲信号。
[0044]根据本发明的一种实施方式，由于第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成，因此即使是在主转换器的开关动作的占空比变化的情况下，也能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为相同宽度。
[0045]根据本发明的一种实施方式，通过时钟生成部，预定频率的时钟脉冲被生成。另夕卜，通过分频信号倍化部，基于对主转换器的主开关进行开关驱动的主驱动脉冲信号和时钟脉冲，表示主开关的导通时间信息的主开关导通宽度脉冲信号被生成，相对于主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η是2以上的整数)的η个分频信号被生成，并且，相对于分频信号，占空比为两倍的倍占空脉冲信号被生成。进一步，通过边沿脉冲生成部，基于主驱动脉冲信号，第一边沿脉冲信号被生成，基于倍占空脉冲信号，第二边沿脉冲信号被生成。通过从驱动脉冲信号生成部，基于第一边沿脉冲信号和第二边沿脉冲信号，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关进行开关驱动的从驱动脉冲信号被生成，因此，即使是在主转换器的开关动作的占空比变化的情况下，也能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为大约相同的宽度。这样，可以容易地实现零件偏差的影响较小且适于批量生产的交互电源。
[0046]根据本发明的一种实施方式，第一边沿脉冲信号与主驱动脉冲信号的负边沿时间点、或在主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步生成，因此即使是在主转换器的开关动作的占空比变化的情况下，也能够将主转换器和从转换器各自的开关电流的导通时间宽度准确且切实地调整为大约相同的宽度。特别是使其与主驱动脉冲信号的负边沿时间点后最先产生的时钟脉冲的时间点同步从而生成第一边沿脉冲信号的方法由于是使得主驱动脉冲信号的终点与时钟脉冲的时间点同步，因此与使其与主驱动脉冲信号的负边沿时间点同步从而生成第一边沿脉冲信号的方法相比，能够更准确地生成从开关驱动脉冲信号。[0047]根据本发明的一种实施方式，由于第二边沿脉冲信号与倍占空脉冲信号的负边沿时间点同步生成，因此即使是在主转换器的开关动作的占空比变化的情况下，也能够将主转换器和从转换器各自的开关电流的导通时间宽度调整为相同宽度。
【专利附图】
【附图说明】
[0048]图1是显示本发明的实施方式涉及的包括控制电路的交互电源的结构的电路图；
[0049]图2是显示本发明的实施例一涉及的控制电路的结构的电路图；
[0050]图3是表示图2的控制电路60b的动作的时间图；
[0051]图4是表示图2的控制电路60b的变形例的电路图；
[0052]图5是表示图4的控制电路60b的动作的时间图；
[0053]图6是表示图1的交互电源的动作的时间图；
[0054]图7是表示图2的主驱动脉冲信号的占空在50%以上时的本发明的实施例一涉及的控制电路60b和交互电源I的动作的时间图；
[0055]图8是显示本发明的实施例二涉及的控制电路的结构的电路图；
[0056]图9是表示图8的控制电路60b的动作的时间图；
[0057]图10是表示图8的控制电路60b的变形例的电路图；以及
[0058]图11是表示图10的控制电路60b的动作的时间图。
【具体实施方式】
[0059]以下参照附图对本发明的实施方式进行说明。本实施方式中的结构要素可以适当地替换成现有的结构要素等，同时，还可以包括与其他现有的结构要素相互组合的各种变形。因此，不应以本实施方式中的描述来对权利要求书所记载的
【发明内容】
进行限定。
[0060]<交互电源的连接>
[0061]图1是包括本发明的实施方式涉及的控制电路的交互电源的连接图。本实施方式涉及的控制电路，如图1所示，包括:具有进行开关动作的主开关Ql的主转换器70，以及具有相对于所述主开关Ql的开关动作，以预定的相位差进行开关的从开关Q2的从转换器80等。构成主从关系的多个转换器被用于多级连接的交互型开关电源I等。如图1所示，交互型开关电源I包括整流电路10、主转换器70、从转换器80、及从转换器90。
[0062]在图1的结构中，控制电路60a和控制电路60b的关系是:控制电路60a为主转换器方的控制电路，控制电路60b为从转换器方的控制电路，它们之间具有主从关系。另外，控制电路60b和控制电路60c的关系是:控制电路60b为主转换器方的控制电路，控制电路60c为从转换器方的控制电路，它们之间具有主从关系。即、在主转换器70和从转换器80的关系中，主转换器70为主转换器方，从转换器80为从转换器方。另外，在从转换器80和从转换器90的关系中，从转换器80为主转换器一方,从转换器90为从转换器方。另外，虽然图1所示的交互型开关电源I是三级结构的交互电源，但也可以再设置一个转换器，将从转换器90作为主转换器方从而使得它们之间构成主从关系。以下，为了使得说明容易理解，重点对控制电路60a和控制电路60b的关系进行说明。
[0063]整流电路10例如对商用电源的交流进行全波整流，包括对全波整流后得到的脉流进行整流的二极管整流桥BD，以及电容Cl。整流电路10与主转换器70和从转换器80等相连接。图1是主转换器70和从转换器80等是由升压斩波电路构成的例子。
[0064]主转换器70包括变压器20、主开关Ql、二极管D1、电容C2、控制电路60a、驱动部DRl、电阻R1、以及电阻R2。从转换器80包括扼流圈L3、从开关Q2、二极管D2、以及控制电路 60b。
[0065]变压器20包括扼流圈L1、控制绕组L2、以及没有图示的磁芯。变压器20在主开关Ql为导通时，把与输入出的电压差相当的能量积蓄到扼流圈LI中，在主开关Ql断开时，将积蓄在扼流圈LI中的能量提供给负载。控制绕组L2把与流过扼流圈LI的电流相对应的信号提供给控制电路60a的VZ端子。这个信号是用于导通主开关Ql的触发信号。
[0066]控制电路60a通过输入到VZ端子和FB端子的信号,对主开关Ql的导通时间点及导通时间宽度进行控制。
[0067]S卩，控制电路60a的VZ端子与变压器20的控制绕组L2相连接，从而与流过扼流圈LI的电流相对应的信号被输入到控制电路60a中。因此，控制电路60a在流过扼流圈LI的电流变为零的时间点，使得主开关Ql导通，能够进行临界动作。
[0068]主开关Ql的开关控制通过来自控制电路60a的IL_0UT端子的驱动脉冲信号通过驱动部DRl向主开关Ql的控制端子输入而进行。另外，控制电路60a的FB端子与检测输出电压的电阻Rl及R2相连接，当由电阻Rl及R2检测出的输出电压的分压值比预定电压更高时，控制电路60a控制缩短主开关Ql的导通时间宽度。
[0069]<实施例一的控制电路60b的结构>
[0070]其次，使用图2对从转换器方的控制电路60b的结构(实施例一)进行说明。
[0071]图2是显示本发明的实施例一涉及的控制电路的结构的电路图。控制电路60b用于图1所示的构成主从关系的交互电源。
[0072]控制电路60b如图2所示，包括时钟生成部110、信号倍化部120、边沿脉冲生成部150、及从驱动脉冲信号生成部180。
[0073]时钟生成部110生成预定频率的时钟脉冲。时钟生成部110生成的时钟脉冲的频率，例如当设计为使得主开关Ql及从开关Q2在50kHz?500kHz范围内进行开关时，最好是约15MHz。这样，就能使得主驱动脉冲信号和从驱动脉冲信号的导通时间信号大致相同，从转换器80的电流临界动作稳定。这样，通过将时钟脉冲的频率相对于主开关Ql及从开关Q2的开关频率设定为充分高，从转换器80的电流临界动作变得更加切实。
[0074]信号倍化部120例如具有主开关导通宽度脉冲生成电路130、及倍占空脉冲信号生成部140。信号倍化部120基于对主开关Ql进行开关驱动的主驱动脉冲信号A和时钟脉冲B，生成表示主开关Ql的导通时间信息的主开关导通宽度脉冲信号C，再生成相对于主开关导通宽度脉冲信号C，时间宽度为两倍的倍占空脉冲信号D。
[0075]当信号倍化部120中的主开关导通宽度脉冲生成电路130例如使用了 D触发器(Dflip-flop)131时，能够比较容易地设计。D触发器131的第一输入端子D被输入主驱动脉冲信号A，第二输入端子CLK被输入由时钟生成部110生成的时钟脉冲B。另外，D触发器131的输出端子Q与可逆计数器141的输入端子UP/D0WN端子相连接。主开关导通宽度脉冲生成部130基于对主开关Ql进行开关驱动的主驱动脉冲信号A和时钟脉冲B，生成主开关导通宽度脉冲信号C。
[0076]当倍占空脉冲信号生成部140如图2所示的那样，由能够在对数值进行依次相加计数的同时对数值进行相减计数的可逆计数器141以及或门电路142所构成时，能够比较容易地设计。可逆计数器141的第一输入端子UP/DOWM端子被输入由主开关导通宽度脉冲生成电路130生成的主开关导通宽度脉冲信号C。另外，可逆计数器141的第二输入端子CLK被输入由时钟生成部110生成的时钟脉冲B。
[0077]进一步，可逆计数器141的计数输出端Q (Q0?Qn)分别与或门电路142的输入端相连接，或门电路142的输出端与边沿脉冲生成部150相连接。可逆计数器141基于输入的主开关导通宽度脉冲信号C和时钟脉冲B，生成具有主开关导通宽度脉冲信号C的两倍时间宽度的倍占空脉冲信号D。
[0078]边沿脉冲生成部150例如由第一边沿脉冲信号生成电路160和第二边沿脉冲信号生成电路170所构成。边沿脉冲生成部150基于主驱动脉冲信号A，生成第一边沿脉冲信号E，基于倍占空脉冲信号D，生成第二边沿脉冲信号F。
[0079]第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点、或在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步生成。为了使得第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点同步生成，可以使用图2所示的结构。另外，为了使得第一边沿脉冲信号E与在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步生成，可以使用图4所示的结构。
[0080]第二边沿脉冲信号F与倍占空脉冲信号D的负边沿时间点同步生成。
[0081 ] 另外，也可以使得第一边沿脉冲信号E与主驱动脉冲信号A的正边沿时间点、或在主驱动脉冲信号A的正边沿时间点后最先产生的时钟脉冲的时间点同步生成，使得第二边沿脉冲信号F与倍占空脉冲信号D的正边沿的时间点同步生成。
[0082]从驱动脉冲信号G以第一边沿脉冲信号E的产生时间点为起点，以第二边沿脉冲信号F的产生时间点为终点。
[0083]另外，也可以使得从驱动脉冲信号G以第二边沿脉冲信号F的产生时间点为起点，以第一边沿脉冲信号E的产生时间点为终点。
[0084]边沿脉冲生成部150例如是具有两个输入端子和两个输出端子的结构，边沿脉冲生成部150的其中一个输入端子(第一边沿脉冲信号生成电路160的输入部)被输入通过端子IL_IN输入的主驱动脉冲信号A。
[0085]边沿脉冲生成部150的另一个输入端子(第二边沿脉冲信号生成电路170的输入部)被输入通过倍占空脉冲信号生成部140生成的倍占空脉冲信号D。边沿脉冲生成部150的其中一个输出端子与从驱动脉冲信号生成部180的第一输入端子TMl相连接，边沿脉冲生成部150的另一个输出端子与从驱动脉冲信号生成部180的第二输入端子TM2相连接。
[0086]第一边沿脉冲信号生成电路160例如由开关161、开关162、容量兀件163、反相器164、反相器165、与门166及定电流源167所构成。图2所示的第一边沿脉冲信号生成电路160在输入的主驱动脉冲信号A的下降时间点输出窄脉冲，并将其作为第一边沿脉冲信号E向从驱动脉冲信号生成部180的第一输入端子TMl输入。另外，后述的图4所示的第一边沿脉冲生成信号电路160在输入的主开关导通宽度脉冲信号C的下降时间点输出窄脉冲，并将其作为第一边沿脉冲信号E向从驱动脉冲信号生成部180的第一输入端子TMl输入。
[0087]第二边沿脉冲信号生成电路170例如由开关171、开关172、容量元件173、反相器174、反相器175、与门176及定电流源177所结构。第二边沿脉冲生成信号电路170在输入的倍占空脉冲信号D的下降时间点输出窄脉冲，并将其作为第二边沿脉冲信号F向从驱动脉冲信号生成部180的第二输入端子TM2输入。
[0088]从驱动脉冲信号生成部180基于第一边沿脉冲信号E和第二边沿脉冲信号F，为了使得主开关Ql的导通时间宽度和从开关Q2的导通时间宽度相同，生成对从开关Q2进行开关驱动的从驱动脉冲信号G。
[0089]从驱动脉冲信号生成部180例如由触发器(flip-flop)电路181构成。触发电路181的置位端子S通过第一输入端子TMl，与第一边沿脉冲信号生成电路160的输出端相连接。触发电路181的复位端子R通过第二输入端子TM2，与第二边沿脉冲信号生成电路170的输出端相连接。触发电路181的端子Q作为从驱动脉冲信号G，与控制电路60b的IL_0UT端子相连接。
[0090]当触发电路181的置位端子S被输入作为第一边沿脉冲信号E的窄脉冲时，端子Q的输出信号变为高(High)状态，当复位端子R被输入作为第二边沿脉冲信号F的窄脉冲时，端子Q的输出信号变为低(Low)状态。
[0091]<实施例一的变形例>
[0092]其次，使用图4对控制电路60b的结构的实施例一的变形例进行说明。
[0093]图4是显示图2所示的控制电路60b结构的实施例一的变形例的电路图。图4所示的控制电路60b与图2所示的控制电路60b不同，变形为使得第一边沿脉冲信号E与在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步生成。因此，图4中的控制电路60b的第一边沿脉冲生成电路160的输入端子不是与图4中的主驱动脉冲信号A的节点(端子IL_IN)相连接，而是与主开关导通宽度脉冲信号C的节点(主开关导通宽度脉冲生成电路130的输出节点)相连接。
[0094]另外，上述的主开关Q1、主转换器70、从开关Q2、从转换器80、交互电源1、控制电路60b、时钟生成部110、信号倍化部120、边沿脉冲生成部150以及从驱动脉冲信号生成部180分别相当于本发明涉及的主开关、主转换器、从开关、从转换器、交互电源、控制电路、时钟生成部、信号倍化部、边沿脉冲生成部以及从驱动脉冲信号生成部。
[0095]<实施例一的控制电路60b的动作>
[0096]接着，使用图3和图5对实施例一的控制电路60b的动作进行说明。
[0097]图3是表示示图2所示的实施例一的控制电路60b的动作的时间图。图3所示的A、B、C、D，E、F和G表示图2所示的主驱动脉冲信号A、时钟脉冲B、主开关导通宽度脉冲信号C、倍占空脉冲信号D、第一边沿脉冲信号E、第二边沿脉冲信号F和从驱动脉冲信号G的各电压波形。
[0098]图5是表示图4所示的控制电路60b的动作的时间图。图5所示的A、B、C、D, E、F和G表示图4所示的主驱动脉冲信号A、时钟脉冲B、主开关导通宽度脉冲信号C、倍占空脉冲信号D，第一边沿脉冲信号E、第二边沿脉冲信号F和从驱动脉冲信号G的各电压波形。
[0099]图3中的主驱动脉冲信号A与图1中的对主开关Ql进行驱动控制的信号同步。另夕卜，图3中的时钟脉冲B例如被设定为15MHz频率的脉冲。主开关导通宽度脉冲信号C作为表示主开关Ql的导通时间信息的信号被生成。当使用D触发器131作为主开关导通宽度脉冲生成电路130时，向D触发器131的Q端子输出被输入到CLK端子的时钟脉冲的正边沿的时间点上的D端子的输入值。[0100]在图3的时刻tl?t4中，主开关导通宽度脉冲C例如在主驱动脉冲信号A变为高的时刻(图3中的时刻tl)后的最初的时钟脉冲B的正边沿时间点(图3中的时刻t2)，由低变高。之后(图3中的时刻t2后)，主开关导通宽度脉冲信号C，例如在主驱动脉冲信号A变为低的时刻(图3中的时刻t3)后的最初的时钟脉冲B的正边沿时间点(图3中的时刻t4),由高变低。
[0101]这样，信号倍化部120基于对主转换器70的主开关Ql进行开关驱动的主驱动脉冲信号A和时钟脉冲B，生成表示主开关Ql的导通时间信息的主开关导通宽度脉冲信号C。
[0102]另外，信号倍化部120生成相对于主开关导通宽度脉冲信号C，时间宽度为两倍的的倍占空脉冲信号D。当使得信号倍化部120中的倍占空脉冲信号生成部140例如由图2所示的可逆计数器141和或门电路142所构成时，可逆计数器141在UP/D0WN端子输入的值为高的期间(图3中的时刻t2?时刻t4)，从与输入到CLK端子的各脉冲相对应的Q0、QUQ2...0η端子输出信号，输入到或门电路142，时钟脉冲B被累加计算。因此，倍占空脉冲信号D在UP/D0WN端子输入的值为高的期间(图3中的时刻t2?时刻t4)，为高信号。
[0103]然后，在UP/D0WN端子输入的值由高变低的时刻(图3中的时刻t4)之后，可逆计数器141用在UP/D0WN端子输入的值为高的期间(图3中的时刻t2?时刻t4)对时钟脉冲B进行累加计算的计数值相同的计数值，对时钟脉冲B进行累减计算。因此，倍占空脉冲信号D在UP/D0WN端子输入的值为高的期间(图3中的时刻t2?时刻t4)的相同的时间(图3中的时刻tl)为高信号。其结果是，倍占空脉冲信号D为相对于主开关导通宽度脉冲信号C，时间宽度为两倍(图3中的时间T2)的高信号(图3中的时刻t2?时刻t5)。
[0104]这样，信号倍化部120相生成对于主开关导通宽度脉冲信号C，占空比为两倍的倍占空脉冲信号D。
[0105]图2所示的边沿脉冲生成部150基于主驱动脉冲信号A生成第一边沿脉冲信号E，基于倍占空脉冲信号D生成第二边沿脉冲信号F。图4所示的边沿脉冲生成部150基于主开关导通宽度脉冲C生成第一边沿脉冲信号E，基于倍占空脉冲信号D生成第二边沿脉冲信号F。
[0106]当为图2所示的结构时，第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点(图3中的时刻t3)同步生成。另外，当为图4所示的结构时，第一边沿脉冲信号E与在主驱动脉冲信号A的负边沿时间点(如图5中的时刻t3)后最先产生的时钟脉冲B的时间点(图5中的时刻t4)同步生成。
[0107]第二边沿脉冲信号F与倍占空脉冲信号D的负边沿时间点(图3中的时刻t5)同步生成。
[0108]从驱动脉冲信号生成部180基于第一边沿脉冲信号E和第二边沿脉冲信号F，生成从驱动脉冲信号G。当为图2所示的结构时，从驱动脉冲信号G是以第一边沿脉冲信号E的产生时间点(图3中的时刻t3)为起点，以第二边沿脉冲信号F的产生时间点(图3中的时刻t5)为终点的高电平信号。另外，当为图4所示的结构时，是以第一边沿脉冲信号E的产生时间点(图5中的时刻t4)为起点，以第二边沿脉冲信号F的产生时间点(图5中的时亥IJ t5)为终点的高电平信号。
[0109]另外，在图4所示的控制电路60b中，由于使得主开关导通宽度脉冲信号C的终点(图5中的时刻t4)与时钟脉冲B的时间点同步，因此，与使得与主驱动脉冲信号A的负边沿时间点(图5中的时刻t3)同步从而生成第一边沿脉冲E的方法相比，能够更准确地生成从驱动脉冲信号。具体来说，能够使得主驱动脉冲信号A和从驱动脉冲信号G相近到只相差图5中显示的时间ΔΤ的量。
[0110]<实施例一的交互型开关电源的动作>
[0111]接着，使用图6对图1所示的交互型开关电源I的动作进行说明。
[0112]图6是表示示图1所示的交互电源的动作的时间图。通过将图2或图4所示的控制电路60b用于图1中的交互型开关电源，流过主转换器70的扼流圈LI的扼流电流(M)和流过从转换器80扼流圈L3的扼流电流(S)被控制在预定的相位差内。如图3和图5所示，这是为了控制使得主驱动脉冲信号A和从驱动脉冲信号G为相同(包括大约相同)的时间览度。
[0113]在实施例一涉及的控制电路60b中，为了进行控制从而使得主驱动脉冲信号A和从驱动脉冲信号G为相同(包括大约相同)的时间宽度,如图3和图5所不,最好在开关动作为主驱动脉冲信号A的占空未满50%的规格的电源的输入出电压下使用。
[0114]如以上说明的那样，根据实施例一，通过时钟生成部110，预定频率的时钟脉冲B被生成。另外，通过信号倍化部120，基于对主转换器70的主开关Ql进行开关驱动的主驱动脉冲信号A和时钟脉冲B，表示主开关Ql的导通时间信息的主开关导通宽度脉冲信号C被生成，相对于主开关导通宽度脉冲信号C，占空比为两倍的倍占空脉冲信号D被生成。进一步，通过边沿脉冲生成部150，基于主驱动脉冲信号A，第一边沿脉冲信号E被生成，基于倍占空脉冲信号D，第二边沿脉冲信号F被生成。因为通过从驱动脉冲信号生成部180，基于第一边沿脉冲信号E和第二边沿脉冲信号F，对从开关Q2进行开关驱动从而使得主开关Ql的导通时间宽度与从开关Q2的导通时间宽度相同的从驱动脉冲信号G被生成，所以能够使得主转换器70和从转换器80各自的开关电流的导通时间宽度成为大致相同的宽度。这样，就能够容易地实现零件偏差的影响较小且适于批量生产的交互电源。特别是在由对商用电源的整流输出进行升压斩波的多个转换器构成的交互电源中，当使用本发明的实施例一涉及的控制电路60b时，就能够在转换器80切实实现电流临界动作。
[0115]另外，根据实施例一，由于第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点、或在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步产生，因此能够准确且切实地使得主转换器和从转换器各自的开关电流的导通时间宽度变为大致相同的宽度。特别是使得与主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步从而生成第一边沿脉冲信号E的方法由于是使得主驱动脉冲信号A的终点与时钟脉冲B的时间点同步，因此与使得与主驱动脉冲信号A的负边沿时间点同步从而生成第一边沿脉冲E的方法相比，能够更加准确地生成从开关驱动脉冲信号G。
[0116]进一步，根据实施例一，由于第二边沿脉冲信号F与倍占空脉冲信号D的负边沿时间点同步生成，因此能够使得主转换器和从转换器各自的开关电流的导通时间宽度变为相同的宽度。
[0117]在实施例一中，如上所述，虽然最好在开关动作为主驱动脉冲信号A的占空未满50%的电源的规格的输入出电压下使用，但最好不要在开关动作为主驱动脉冲信号A的占空比在50%以上的规格的电源的输入出电压下使用。如果在开关动作为主驱动脉冲信号A的占空比在50%以上的规格的电源的输入出电压下使用施方式一的控制电路60b,就会变为图7的时间图所示的动作。如图7所示，就不能控制使得主驱动脉冲信号A和从驱动脉冲信号G为相同(包含大约相同)的时间宽度。其结果是，例如在由对商用电源的整流输出进行升压斩波的多个转换器构成的如图1那样的交互电源中，就不能在从转换器80切实实现电流临界动作。
[0118]因此，如果是在开关动作为主驱动脉冲信号的占空比在50%以上的电源的输如出电压下，最好使用以下说明的实施例二的控制电路60b。
[0119]<实施例二的控制电路60b的结构>
[0120]其次，使用图8对控制电路60b的结构(实施例二)进行说明。
[0121]图8是显示本发明的实施例二涉及的控制电路60b的结构的电路图。图8所示的控制电路60b用于图1所示的主从关系结构的交互电源。
[0122]本发明的实施例二涉及的控制电路60b是包括具有进行开关动作的主开关的主转换器；以及具有相对于所述主开关的开关动作，以预定的相位差进行开关的从开关的从转换器的，并且，对主转换器和从转换器之间具有主从关系结构的交互电源用的从开关的开关动作进行控制的控制电路。
[0123]实施例二涉及的控制电路60b，如图8所示，包括时钟生成部110、分频信号倍化部200、边沿脉冲生成部250、以及从驱动脉冲信号生成部180。在实施例二涉及的控制电路60b中，实施例一涉及的控制电路60b的信号倍化部120和边沿脉冲生成部150分别被换成分频信号倍化部200和边沿脉冲生成部250，时钟生成部110和从驱动脉冲信号生成部180的结构不变。因此，在以下的说明中，省略时钟生成部110和从驱动脉冲信号生成部180的结构及动作的说明。
[0124]分频信号倍化部200基于对主转换器70的主开关Ql进行开关驱动的主驱动脉冲信号A和时钟脉冲B，生成表示主开关Ql的导通时间信息的主开关导通宽度脉冲信号C，并生成相对于主开关导通宽度脉冲信号C，频率和占空比的比例为1/η (η是2以上的整数)的η个分频信号，并生成相对于分频信号，占空比为两倍的倍占空脉冲信号Dl、D2。
[0125]分频信号倍化部200例如具有主开关导通宽度脉冲生成电路130、分频电路220、以及倍占空脉冲信号生成电路240。当分频信号倍化部200中的主开关导通宽度脉冲生成电路130例如是由D触发器131构成时，则能够容易地设计。D触发器131的第一输入端子D被输入主驱动脉冲信号Α,第二输入端子CLK被输入在时钟生成部110中生成的时钟脉冲。另外，D触发器131的输出端子Q与分频电路220相连接。
[0126]分频电路220例如具有D触发器221、与门电路222、以及与门电路223。D触发器221的第一输入端子D被输入D触发器221的输出端子Q的反转信号。
[0127]与门电路222的输入端子被输入来自于触发器221的输出端子Q的信号，以及主开关导通宽度脉冲信号C，与门电路222的输出端与倍占空信号生成电路240相连接，第一分频脉冲信号Il从与门电路222的输出端子被输出。与门电路223的输入端子被输入触发器223的输出端子Q的反转信号和主开关导通宽度脉冲信号C，与门电路223的输出端与倍占空信号生成电路240相连接，第二分频脉冲信号12从与门电路223的输出端子被输出。
[0128]倍占空脉冲信号生成电路240例如具有第一可逆计数器241、第二可逆计数器243、或门电路242、及或门电路244。第一可逆计数器241的第一输入端子UP/D0WM端子被输入在分频电路220中生成的第一分频脉冲信号II，可逆计数器241的第二输入端子CLK被输入在时钟生成部110中生成的时钟脉冲B。
[0129]进一步，可逆计数器241的计数输出端Q分别与或门电路242的输入端相连接，或门电路242的输出端与边沿脉冲生成部250的第二边沿脉冲信号生成电路270相连接。可逆计数器243的第一输入端子UP/D0WM端子被输入在分频电路220中生成的第二分频脉冲信号12，可逆计数器243的第二输入端子CLK被输入在时钟生成部110中生成的时钟脉冲B0
[0130]另外，可逆计数器243的计数输出端Q分别与或门电路244的输入端相连接，或门电路244的输出端与边沿脉冲生成部250的第三边沿脉冲信号生成电路280相连接。可逆计数器241及243基于分别输入的分频脉冲信号I1、12和时钟脉冲B，生成具有第一分频脉冲信号的Il和第二分频脉冲信号12各自两倍的时间宽度的第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2。
[0131]边沿脉冲生成部250与本发明的实施例一涉及的控制电路60b的边沿脉冲生成部150同样，基于主驱动脉冲信号A生成第一边沿脉冲信号E，基于倍占空脉冲信号生成第二边沿脉冲信号J。倍占空脉冲信号通过信号生成电路240，作为倍占空脉冲信号Dl和倍占空脉冲信号D2被生成，并被输入到边沿脉冲生成部250。
[0132]边沿脉冲生成部250例如由第一边沿脉冲信号生成电路160、第二边沿脉冲信号生成电路270、第三边沿脉冲信号生成电路280、以及或门电路290所构成。第二边沿脉冲信号生成电路270和第三边沿脉冲信号生成电路280的输入端子分别被输入第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2。第二边沿脉冲信号生成电路270和第三边沿脉冲信号生成电路280的输出端子与或门电路的输入端290相连接。
[0133]或门电路290的输出端子与从驱动脉冲生成部180相连接。从或门电路290的输出端子，第二边沿脉冲信号J被输出。即、在图8所示的结构的控制电路60b中，边沿脉冲生成部250基于主驱动脉冲信号A，生成第一边沿脉冲信号E，进一步，基于第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2，生成第二边沿脉冲信号J。
[0134]另外，如上所述，第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点或在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步生成。为了使得第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点同步生成，可以使用图8所示的结构。另外，为了使得第一边沿脉冲信号E与在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步生成，可以使用图10所示的结构。
[0135]第二边沿脉冲信号J与倍占空脉冲信号D1、D2的负边沿时间点同步生成。
[0136]另外，上述的时钟生成部110、分频信号倍化部200、边沿脉冲生成部250以及从驱动脉冲信号生成部180分别相当于发明涉及的时钟生成部、分频信号倍化部、边沿脉冲生成部以及从驱动脉冲信号生成部。上述涉及的第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2相当于本发明涉及的倍占空脉冲信号。另外，上述的第一分频脉冲信号的Il和第二分频脉冲信号12相当于本发明涉及的分频信号。
[0137]<实施例二的控制电路60b的动作>
[0138]接着，使用图9至图11对实施例二的控制电路60b的动作进行说明。
[0139]图9是表示图8所示的实施例二的控制电路60b的动作的时间图。图9所示的A、B、C、Dl、D2、E、F1、F2、G、H、I1、12、及J表示图8所示的主驱动脉冲信号A、时钟脉冲B、主
开关导通宽度脉冲信号C、第一倍占空脉冲信号D1、第二倍占空脉冲信号D2、第一边沿脉冲信号E、第二边沿脉冲信号生成电路270的输出信号F1、第三边沿脉冲信号生成电路280的输出信号F2、从驱动脉冲信号G、D触发器221的输出信号H、第一分频脉冲信号I1、第二分频脉冲信号12、及第二边沿脉冲信号J的各电压波形。
[0140]图11是表示图10所示的控制电路60b的动作的时间图。图11所示的A、B、C、
01、02、142、6、!1、11、12、及1表示图10所示的主驱动脉冲信号A、时钟脉冲B、主开关
导通宽度脉冲信号C、第一倍占空脉冲信号D1、第二倍占空脉冲信号D2、第一边沿脉冲信号E、第二边沿脉冲信号生成电路270的输出信号Fl、第三边沿脉冲信号生成电路280的输出信号F2、从驱动脉冲信号G、D触发器221的输出信号H、第一分频脉冲信号I1、第二分频脉冲信号12、及第二边沿脉冲信号J的各电压波形。
[0141]图11中的主驱动脉冲信号A与图1中的对主开关Ql进行驱动控制的信号同步。另外，图9中的时钟脉冲B例如被设定为15MHz频率的脉冲。主开关导通宽度脉冲信号C作为表示主开关Ql的导通时间信息的信号被生成。当使用D触发器131作为主开关导通宽度脉冲生成电路130时，向D触发器131的Q端子输出被输入到CLK端子的时钟脉冲的正边沿的时间点上的D端子的输入值。
[0142]在图11中的时刻tl~t4，主开关导通宽度脉冲信号C例如在主驱动脉冲信号A变为高的时刻(图9中的时刻tl)后的最初的时钟脉冲B的正边沿时间点(图9中的时刻t2)，由低变高。之后(图9中的时刻t2后)，主开关导通宽度脉冲信号C例如在主驱动脉冲信号A变为低的时刻(图9中的时刻t3)后的最初的时钟脉冲B的正边沿时间点(图9中的时刻t4)，由高变低。
[0143]这样，分频信号部200倍化基于主驱动脉冲信号A和时钟脉冲B，生成表示主开关Ql的导通时间信息的主开关导通宽度脉冲信号C。
[0144]当分频信号倍化部200中的分频电路220例如由图8所示的D触发器221、与门电路222、以及与门电路223构成时，D触发器221在D端子的输入值为高且CLK端子的输入值从低切换到高的时间点(图9中的时刻t2)，D端子的高输入值向输出端子Q输出，到CLK端子输入值从低切换到高的时间点(图8中的时刻t5)为止，输出端Q的值保持不变(图9中的H)。
[0145]另外，因为与门电路222的一个输入端子与D触发器221的输出端Q相连接，与门电路223的另一个输入端子与D触发器221中的输出端Q的反转信号相连接，所以与门电路222和与门电路223各自的输出信号的形式是将主开关导通宽度脉冲信号C为高的作为主开关Ql的导通时间信息的脉冲作为第一分频脉冲信号Il和第二分频脉冲信号12，交替分配。
[0146]因此，例如，时刻t2~t4中的主开关导通宽度脉冲信号C的高脉冲与时刻t2~t4中的第一分频脉冲信号的Il的高脉冲同步，被表示为第一分频脉冲信号II，时刻t5~t8中的主开关导通宽度脉冲信号C的高脉冲与时刻t5~t8中的第二分频脉冲信号12的高脉冲同步，被表示为第二分频脉冲信号12。
[0147]当使得分频信号倍化部200中的倍占空脉冲信号生成电路240例如由图8所示的第一可逆计数器241、第二可逆计数器243、或门电路242、以及或门电路244所构成时，第一可逆计数器241在UP/DOWN端子输入的值为高的期间(图9中的时刻t2?时刻t4)，从Q0、Ql、Q3...Qn端子输出与输入到CLK端子的脉冲相对应的信号，向或门电路242输入，时钟脉冲B被累加计数。因此，第一倍占空脉冲信号Dl在UP/D0WN端子输入的值为高的期间(图8中的时刻t2?时刻t4)，为高信号。
[0148]然后，在UP/D0WN端子输入的值由高变低的时刻(图9中的时刻t4)后，第一可逆计数器241用在UP/D0WN端子输入的值为高的期间(图9中的时刻t2?时刻t4)对时钟脉冲B进行累加计数的计数值相同的计数值对时钟脉冲B进行累减计数。因此，第一倍占空脉冲信号Dl在UP/D0WN端子的输入值为高的期间(图9中的时刻t2?时刻t4)的相同的时间(图9中的时刻tl)，为高信号。其结果是，第一倍占空脉冲信号Dl成为第一分频脉冲信号Il (图9中的时刻tl)的两倍的时间宽度(图9中的时间T2)的高信号(图9中的时刻t2?时亥Ij t6)。
[0149]第二可逆计数器243以及或门电路244与第一可逆计数器241以及或门电路242的动作相同，输出具有输入到UP/D0WN端子的第二分频脉冲信号12 (图9中的时间T3)的两倍的时间宽度(图9中的时间T4)的第二占空脉冲信号D2。
[0150]这样，分频信号倍化部200生成相对于主开关导通宽度脉冲信号C，频率和占空比的比例为I/η (例如η = 2)的η个分频信号(第一分频脉冲信号的Il和第二分频脉冲信号12)，并生成相对于分频信号，占空比为两倍的倍占空脉冲信号Dl及D2。
[0151]图8所示的边沿脉冲生成部250基于主驱动脉冲信号Α，生成第一边沿脉冲信号Ε，基于第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2，生成第二边沿脉冲信号J。图10所示的边沿脉冲生成部250基于主开关导通宽度脉冲C，生成第一边沿脉冲信号Ε，基于第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2，生成第二边沿脉冲信号J。
[0152]当为图8所示的结构时，第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点(图9中的时刻t3)同步生成。另外，当为图10所示的结构时，第一边沿脉冲信号E与在主驱动脉冲信号A的负边沿时间点(图11中的时刻t3)后最先产生的时钟脉冲B的时间点(图11中的时间时刻t4)同步生成。
[0153]第二边沿脉冲信号J与第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2各自的负边沿时间点(图8中的时刻t6和tlO)同步生成。
[0154]从驱动脉冲信号生成部180基于第一边沿脉冲信号E和第二边沿脉冲信号J，生成从驱动脉冲信号G。当为图8所示的结构时，从驱动脉冲信号G是以第一边沿脉冲信号E的产生时间点(图9中的时刻t3)为起点，以第二边沿脉冲信号J的产生时间点(图9中的时刻t6)为终点的高电平信号。另外，当为图11所示的结构时，是以第一边沿脉冲信号E的产生时间点(图11中的时刻t4)为起点，以第二边沿脉冲信号J的产生时间点(图11中的时刻t6)为终的高电平信号。
[0155]另外，在图10所示的控制电路60b中，由于使得主开关导通宽度脉冲信号C的终点(图11中的时刻t4)与时钟脉冲B的时间点同步，因此与使其与主驱动脉冲信号A的负边沿时间点(图11中的时刻t3)同步从而生成第一边沿脉冲信号E的方法相比，能够更准确地生成从驱动脉冲信号G。具体来说，能够使得主驱动脉冲信号A和从驱动脉冲信号G相近到只相差图11中显示的时间AT的量。
[0156]如以上说明的那样，根据实施例二，通过时钟生成部110，预定频率的时钟脉冲B被生成。另外，通过分频信号倍化部200，基于对主转换器70的主开关Ql进行开关驱动的主驱动脉冲信号A和时钟脉冲B，表示主开关Ql的导通时间信息的主开关导通宽度脉冲信号C被生成，相对于主开关导通宽度脉冲信号C，频率和占空比的比例为I/η (例如η = 2)的η个分频信号(第一分频脉冲信号Il和第二分频脉冲信号12)被生成，相对于分频信号，占空比为两倍的倍占空脉冲信号(第一倍占空脉冲信号Dl和第二倍占空脉冲信号D2)被生成。进一步，通过边沿脉冲生成部250，基于主驱动脉冲信号Α，第一边沿脉冲信号E被生成，基于倍占空脉冲信号，第二边沿脉冲信号J被生成。通过从驱动脉冲信号生成部180，基于第一边沿脉冲信号E和第二边沿脉冲信号J，为了使得主开关的导通时间宽度和从开关的导通时间宽度相同而对从开关Q2进行开关驱动的从驱动脉冲信号G被生成，因此，即使是在主转换器70的开关动作的占空比变化的情况下，也能够将主转换器70和从转换器80各自的开关电流的导通时间宽度调整为大约相同的宽度。这样，就能够容易地实现零件偏差的影响较小且适于批量生产的交互电源。
[0157]另外，根据实施例二，由于第一边沿脉冲信号E与主驱动脉冲信号A的负边沿时间点、或在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步产生，因此即使是在主转换器70的开关动作的占空比变化的情况下，也能够将主转换器70和从转换器80各自的开关电流的导通时间宽度准确且切实地调整为大约相同的宽度。特别是使其与在主驱动脉冲信号A的负边沿时间点后最先产生的时钟脉冲B的时间点同步从而生成第一边沿脉冲信号E的方法由于是使得主驱动脉冲信号A的终点与时钟脉冲的时间点同步，因此与使其与主驱动脉冲信号A的负边沿的时间点同步从而生成第一边沿脉冲E的方法相比，能够更准确地生成从开关驱动脉冲信号G。
[0158]进一步，根据实施例二，由于第二边沿脉冲信号J与倍占空脉冲信号D1、D2的负边沿时间点同步生成，因此即使是主转换器70的开关动作的占空比变化的情况下，也能够将主转换器70和从转换器80各自的开关电流的导通时间宽度调整为相同宽度。
[0159]以上，对本发明的实施方式进行了说明，但本发明不以上述的实施方式为限，在不脱离本发明要旨的范围内可以有各种变形和应用。
[0160]符号说明
[0161]1:交互电源
[0162]10:整流电路
[0163]20:变压器
[0164]60a、60b、60c:控制电路
[0165]70:主转换器
[0166]80:从转换器
[0167]110:时钟生成部
[0168]120:信号倍化部
[0169]130:主开关导通宽度脉冲生成电路
[0170]140:倍占空脉冲信号生成部
[0171]150:边沿脉冲生成部
[0172]160:第一边沿脉冲信号生成电路
[0173]170:第二边沿脉冲信号生成电路[0174]180:从驱动脉冲信号生成部
[0175]200:分频信号倍化部
[0176]220:分频电路
[0177]240:倍占空脉冲信号生成电路
[0178]250:边沿脉冲生成部
【权利要求】
1.一种控制电路，包括:具有进行开关动作的主开关的主转换器；以及具有相对于所述主开关的开关动作，以预定的相位差进行开关的从开关的从转换器，并且该控制电路对所述主转换器和所述从转换器之间构成主从关系的交互电源用的所述从开关的开关动作进行控制，其特征在于，至少包含: 时钟生成部,生成预定频率的时钟脉冲； 信号倍化部，基于对所述主转换器的主开关进行开关驱动的主驱动脉冲信号和所述时钟脉冲，生成表示所述主开关的导通时间信息的主开关导通宽度脉冲信号，并生成相对于所述主开关导通宽度脉冲信号，占空比为两倍的倍占空脉冲信号； 边沿脉冲生成部，基于所述主驱动脉冲信号，生成第一边沿脉冲信号，基于所述倍占空脉冲信号，生成第二边沿脉冲信号；以及 从驱动脉冲信号生成部，基于所述第一边沿脉冲信号和所述第二边沿脉冲信号，生成为了使得所述主开关的导通时间宽度和所述从开关的导通时间宽度相同而对所述从开关进行开关驱动的从驱动脉冲信号。
2.根据权利要求1所述的控制电路，其特征在于: 其中，所述第一边沿脉冲信号与所述主驱动脉冲信号的负边沿时间点、或在所述主驱动脉冲信号的负边沿时间点后最 先产生的所述时钟脉冲的时间点同步生成。
3.根据权利要求1所述的控制电路，其特征在于: 其中，所述第二边沿脉冲信号与所述倍占空脉冲信号的负边沿时间点同步生成。
4.一种交互电源,其特征在于,包括: 权利要求1所述的控制电路； 具有进行开关动作的主开关的主转换器；以及 具有相对于所述主开关的开关动作，以预定的相位差进行开关的从开关的从转换器， 其中，所述主转换器和所述从转换器之间构成主从关系。
5.一种控制电路，包括:具有进行开关动作的主开关的主转换器；以及具有相对于所述主开关的开关动作，以预定的相位差进行开关的从开关的从转换器，该控制电路对所述主转换器和所述从转换器之间构成主从关系的交互电源用的所述从开关的开关动作进行控制，其特征在于，至少包含: 时钟生成部,生成预定频率的时钟脉冲； 分频信号倍化部，基于对所述主转换器的主开关进行开关驱动的主驱动脉冲信号和所述时钟脉冲，生成表示所述主开关的导通时间信息的主开关导通宽度脉冲信号，生成相对于所述主开关导通宽度脉冲信号，频率和占空比的比例为1/η (η是2以上的整数)的η个分频信号，并生成相对于所述分频信号，占空比为两倍的倍占空脉冲信号； 边沿脉冲生成部，基于所述主驱动脉冲信号，生成第一边沿脉冲信号，基于所述倍占空脉冲信号，生成第二边沿脉冲信号；以及 从驱动脉冲信号生成部，基于所述第一边沿脉冲信号和所述第二边沿脉冲信号，生成为了使得所述主开关的导通时间宽度和所述从开关的导通时间宽度相同而对所述从开关进行开关驱动的从驱动脉冲信号。
6.根据权利要求5所述的控制电路，其特征在于: 其中，所述第一边沿脉冲信号与所述主驱动脉冲信号的负边沿时间点、或在所述主驱动脉冲信号的负边沿时间点后最先产生的所述时钟脉冲的时间点同步生成。
7.根据权利要求5所述的控制电路，其特征在于: 其中，所述第二边沿脉冲信号与所述倍占空脉冲信号的负边沿时间点同步生成。
8.一种交互电源，其特征在于，至少包括: 权利要求5所述的控制电路； 具有进行开关动作的主开关的主转换器；以及 具有相对于所述主开关的开关动作，以预定的相位差进行开关的从开关的从转换器， 其中，所述主转换器和所述从转`换器之间构成主从关系。
【文档编号】H02M3/155GK103460580SQ201280015442
【公开日】2013年12月18日 申请日期:2012年9月28日 优先权日:2011年11月18日
【发明者】飯嶋伸也, 小野英之, 久保田健一 申请人:新电元工业株式会社