1.一种电压生成电路，其特征在于，所述电压生成电路包括：
电荷泵电路，其包括级联的至少两个电荷泵单元，其中，每个电荷泵单元都至少包括一个输出晶体管，该输出晶体管用于将该电荷泵单元产生的电压从输出端输出，并且，该输出晶体管的栅极通过第一电容与该电荷泵单元的输出控制时钟连接，该输出控制时钟经由所述输出晶体管在所述输出端产生时钟馈通电荷；以及
时钟馈通抑制电路，其数量至少为一个，每一个所述时钟馈通抑制电路连接于相应的所述电荷泵单元的输出控制时钟与输出端之间，用于根据所述电荷泵单元的所述输出控制时钟，在所述电荷泵单元的输出端产生时钟馈通抑制电荷，所述时钟馈通抑制电荷与所述时钟馈通电荷的电性相反。
2.如权利要求1所述的电压生成电路，其特征在于，所述时钟馈通抑制电路包括串联连接于相应的所述电荷泵单元的输出控制时钟与输出端之间的移相器、第二电容、以及时钟馈通抑制元件，其中：
所述移相器用于对所述输出控制时钟进行相位移动处理，
经过相位移动处理后的输出控制时钟经由所述第二电容控制所述时钟馈通抑制元件，以在所述输出端产生所述时钟馈通抑制电荷。
3.如权利要求2所述的电压生成电路，其特征在于，
所述移相器是反相器。
4.如权利要求2所述的电压生成电路，其特征在于，
所述时钟馈通抑制元件是至少一个PMOS晶体管，并且，所述PMOS晶体管的栅极经由所述第二电容与所述经过相位移动处理后的输出控制时钟连接，所述PMOS晶体管的源极和漏极与所述输出端连接。
5.如权利要求4所述的电压生成电路，其特征在于，
所述时钟馈通抑制元件是两个以上的PMOS，所述至少两个以上的PMOS通过并联和/或串联的形式连接于所述第二电容与所述输出端之间。
6.如权利要求1所述的电压生成电路，其特征在于，
在所述电荷泵电路的每个电荷泵单元的输出控制时钟与输出端之间，都连接一个所述时钟馈通抑制电路。