基于零电压启动的DC‑DC变换器自适应死区产生电路的制作方法

本发明属于电子电路技术领域，涉及基于零电压启动的DC-DC变换器自适应死区产生电路。

背景技术：

在DC-DC变换器中，功率管的导通电阻很小，如果两个功率管同时开启，会出现电源到地的低阻通路，流过功率管的电流将会非常大，该电流可达到安培级别，使芯片的功耗大大增加，严重时会使功率管乃至整个芯片严重损毁。因此一般通过在两个功率管之间加入死区时间来防止工作过程中同臂高低端功率管同时导通。通常的做法是采用固定长度的死区时间，其优点是设计方便简单、可靠性高，而其缺点也尤为明显：固定死区时间在较轻负载下会出现高低功率管同时关闭较长的时间的情况，由此会对驱动的负载电压、电流波形产生影响，进一步会导致效率低和稳定性差的问题。

技术实现要素：

本发明所要解决的，就是针对上述问题，提出基于零电压启动的DC-DC变换器自适应死区产生电路。

为实现上述目的，本发明采用如下技术方案：

基于零电压启动的DC-DC变换器自适应死区产生电路，包括负载电流采样电路、积分器电路、积分控制电路和波形处理电路；负载电流采样电路的输入端接DC-DC变换器的输出电压，负载电流采样电路的输出端接积分器电路的第一输入端；积分器电路的第二输入端接积分控制电路的输出端，积分器电路的第三输入端接PWM输入信号，积分器电路的输出端接波形处理电路的第一输入端和积分控制电路的第一输入端；积分控制电路的第二输入端接PWM输入信号；波形处理电路的第二输入端接PWM输入信号，波形处理电路的输出端输出含有自适应死区时间的栅驱动信号。

其中PWM输入信号为DC-DC变换器中不含死区时间的功率管栅控制信号，波形处理电路的输出即为本发明的输出信号。

本发明总的技术方案，通过电流采样电路对DC-DC变换器的负载电流进行采样，并转化成电压信息，得到采样电压作为积分器电路的输入电压，积分控制电路对积分器电路的积分进行控制，最后波形处理电路对积分器电路的输出波形进行处理后得到含有自适应死区的功率管栅驱动信号。

所述的负载电流采样电路由第三电阻RL、第四电阻Rsense和运算放大器构成；第三电阻RL的一端接DC-DC变换器的输出端，第三电阻RL的另一端接第四电阻Rsense的一端；第四电阻Rsense的另一端接地；运算放大器的正输入端接第三电阻RL和第四电阻Rsense的公共端，其负输入端与输出端短接，运算放大器的输出端为所述负载电流采样电路的输出端；

所述的波形处理电路由第三比较器COMP3、第四比较器COMP4、两输入与门AND2、两输入或门OR3构成；第三比较器COMP3的正输入端接偏置电压信号Vref3，其负输入端接积分器电路的输出端，其输出端接两输入与门AND2的第一输入端；第四比较器COMP4的正输入端接积分器电路的输出端，其负输入端接偏置电压信号Vref4，其输出端接两输入或门OR3的第二输入端；两输入与门AND2的第二输入端接PWM信号，其输出端为所述波形处理电路的第一输出端；两输入或门OR3的第一输入端接PWM信号，其输出端为所述波形处理电路的第二输出端。

进一步的，所述积分器电路由第一电阻R1、第二电阻R2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、电容C和运算放大器构成；第一电阻R1的一端接负载电流检测电路的输出端，其另一端接第一NMOS管MN1的漏端；第二电阻R2的一端接第二PMOS管MP2的漏端，其另一端接地；第一NMOS管MN1的栅极接PWM信号，其源极接第二NMOS管MN2的漏端；第二NMOS管MN2的栅极接积分控制电路的输出Vc，其源极接运算放大器的负输入端；第三NMOS管MN3的栅极接PWM信号，其源极接地，其漏极接运算放大器的正输入端；第一PMOS管MP1的栅极接PWM信号，其源极接负载电流检测电路的输出端，其漏极接运算放大器的正输入端；第二PMOS管MP2的栅极接PWM信号，其源极接第一NMOS管MN1的源极，其漏极接地；电容C正极板接运算放大器的负输入端，其负极板接运算放大器的输出；运算放大器的输出端为所述积分器电路的输出端。

进一步的，所述积分控制电路由第一比较器COMP1、第二比较器COMP2、反相器INV、第一两输入或门OR1、第二两输入或门OR2、两输入与门AND1构成；第一比较器COMP1的正输入端接偏置电压信号Vref1，其负输入端接积分器电路的输出端，其输出端接第一两输入或门OR1的第一输入端；第二比较器COMP2的正输入端接积分器电路的输出端；其负输入端接偏置电压信号Vref2，其输出端接第二两输入或门OR2的第二输入端；反相器INV的输入端接PWM信号，其输出端接第二两输入或门OR2的第一输入端；第一两输入或门OR1的第二输入端接PWM信号，其输出接两输入与门AND1的第一输入端；第二两输入或门OR2的输出端接两输入与门AND1的第二输入端；两输入与门AND1的输出端为所述积分处理电路的输出Vc。

进一步的，所述偏置电压Vref1、Vref2、Vref3和Vref4具有以下关系，Vref1>Vref4>Vref3>Vref2；且(Vref1-Vref2)>2|Vref3-Vref2|且Vref1–Vref4＝Vref3–Vref2；Vref1–Vref4与Vref3–Vref2的取值由DC-DC变换器的输出电压、SW点等效电容以及积分电容C的大小决定，具体表现为Vref1-Vref4与积分电容的乘积等于SW点等效电容与DC-DC变换器输出电压的乘积，其中SW点电位即DC-DC变换器中两开关功率管共同的漏端电位。

本发明的有益效果为，能有效的根据DC-DC变换器的负载变化情况自适应地为功率管提供最优死区时间，保证功率管的零电压开启。该电路与传统固定死区电路相比，其开关管的导通损耗近似为零，输出波形在不同的负载情况下更加稳定，能有效提高DC-DC变换器的效率。

附图说明

图1为本发明的基于零电压启动的DC-DC变换器自适应死区电路结构框图；

图2为负载电流采样电路原理图；

图3为积分器电路原理图；

图4为积分控制电路原理图；

图5为波形处理电路原理图；

图6为基于零电压启动的DC-DC变换器自适应死区电路的波形示意图。

具体实施方式

图1为本发明的基于零电压启动的DC-DC变换器自适应死区电路结构框图，如图1所示，负载电流采样电路采样DC-DC变换器的负载电流并将采样的电流信号作为积分器电路的输入。积分器电路以该电流作为积分电容C的充放电电流，其充电、放电、停止充放电的状态由PWM信号和Vc信号共同控制，其中Vc信号由积分控制单元通过逻辑判断积分器的积分状态后产生。经过上述步骤，积分器模块将输出梯形电压信号输入到波形处理电路，且该梯形电压信号的斜率由DC-DC变换器的负载电流的大小决定，因此具有自适应性。最后波形处理电路对该梯形电压信号进行处理，产生带有自适应死区的上下功率管栅驱动信号。本发明设计了所提及的负载电流采样电路、积分器电路、积分控制电路和波形处理电路。

图2负载电流采样电路原理图，RL为DC-DC变换器的负载，Rsense为采样电阻，电阻Rsense的阻值选取应该远小于电阻RL。根据运算放大器虚短虚断的原理，该电流采样电路的输出电压Vsense为采样电阻Rsense两端的电压，在后续电路中可以在负载电流采样电路的输出端再接一个与Rsense阻值相同的电阻，以获得与DC-DC变换器负载电流等值的电流，即完成了对负载电流的采样。

图3和图4分别为积分器电路和积分控制电路的原理图，设Vc的初始值为高电平，当PWM为高电平时，积分器电路中的MN1、MN2和MN3管导通，运放的正输入端接地，根据虚短虚断原理，其负输入端也为0电位。电压Vsense通过电阻R1后转化为与DC-DC变换器负载电流等值的电流并给电容进行充电，此时Vout开始放电，当Vout低于电压Vref2时，积分控制电路中第二比较器输COMP2出低电平到第二两输入或门OR2的第二输入端，使第二两输入或门OR2输出低电平，最终经过两输入与门AND1后Vc被置低电平，MN2管截止，放电停止。此时PWM仍然为高电平，在其低电平来临前，电容既不充电也不放电。当PWM为变低电平时，积分控制电路的第一两输入或门OR1和第二两输入或门OR2都输出高电平，此时Vc重新置为高电平。积分器电路中的MN2、MP1和MP2管导通，运放的正输入端接到电位Vsense，根据虚短虚断原理，其负输入端也为Vsense电位，负输入端电压Vsense通过电阻R2到地后转化为与DC-DC变换器负载电流等值的电流并给电容进行放电，此时Vout开始放电，当Vout高于电压Vref1时，积分控制电路中第一比较器COMP1输出低电平到第一两输入或门OR1的第一输入端，使第一两输入或门OR1输出低电平，最终经过两输入与门后Vc被置低电平，MN2管截止，充电停止。此时PWM仍然为低电平，在其高电平来临前，电容既不充电也不放电。当PWM变为高电平时，积分控制电路的第一两输入或门OR1和第二两输入或门OR2都输出高电平，此时Vc重新置为高电平，即回到初始假设值；其中偏置电压信号Vref1大于偏置电压信号Vref2，且(Vref1-Vref2)>2|Vref3-Vref2|。由此，通过积分器电路和积分控制电路可以对积分信号的正向积分、反向积分、终止积分进行控制，进而得到所需要的规范梯形波，为下一步的波形处理做准备。

图5为波形处理电路原理图，图6为基于零电压启动的DC-DC变换器自适应死区电路的波形示意图，波形处理电路的输入端接积分器电路的输出，即为图6中的积分信号。如图6所示，波形处理电路对积分信号进行如下处理：当PWM信号为高电平且积分信号电压值高于偏置电压Vref3时，波形处理电路的第一输出端GH输出高电平，其余情况输出低电平；当PWM信号为高电平或者积分信号电压值高于偏置电压Vref4时，波形处理电路的第二输出端GL输出高电平，其余情况输出低电平；其中偏置电压信号Vref4大于偏置电压信号Vref3，即Vref1>Vref4>Vref3>Vref2，且Vref1–Vref4＝Vref3–Vref2。为了保证功率管的零电压开启，Vref1–Vref4与Vref3–Vref2的取值由DC-DC变换器的输出电压、SW点等效电容以及积分电容C的大小决定，具体表现为Vref1-Vref4与积分电容的乘积等于SW点等效电容与DC-DC变换器输出电压的乘积。通过波形处理电路，产生了含有自适应死区时间tdr和tdf的功率管栅驱动信号GH和GL，根据负载情况的不同，死区时间tdr和tdf会自适应变化，如图中load1和load2为两种不同的负载情况，由于积分器电路的输入积分电流为对DC-DC变换器负载电流的采样电流，使得积分梯形信号的斜率因负载情况的变化而变化。由此，在负载load1的情况下，产生的死区长度为tdr1和tdf1；在负载load2的情况下，产生的死区长度为tdr2和tdf2。