用于控制电荷泵电路的方法和装置与流程

相关申请的交叉引用

本申请要求2016年4月18日提交的法国专利申请no.1653397的优先权，该申请通过引用并入本文。

本发明实施例涉及用于控制电荷泵电路的方法和装置。

背景技术：

电荷泵是一种直流到直流的转换器，其使用电容器作为储能元件，以产生一个更高或更低电压的电源。

在某些情况下，高电压由外部电源产生，其可以在例如1.55伏的低值和例如3.6伏的高值之间变化。因此，电荷泵电路被设计成具有从电源电压的最低值产生高电压的能力。

然而，这会造成从电源电压的高值获得的稳定电压的波动的结果。

事实上，这就需要以极高速运行的调节功能以便确保由电荷泵电路从高电源电压值传送的高压水平的合理的波动，同时确保最小的静态功耗。

然而，电荷泵控制电路的传统结构不允许快速调节(以便最小化电荷泵输出处的稳定电压的波动)和低功耗两者。

对于例如如图1示出的一种用于控制电荷泵电路的设备的结构的类型就是这种情况。

更准确地说，在现有技术的这种结构中，由电荷泵电路传送的输出电压vpump经由分压器桥6和静态比较器7回送到逻辑门2(通常为与门)的输入，该静态比较器将电压vpump/k与参考电压vref进行比较。比较器的输出信号stopph在逻辑门2中与振荡器1传送的时钟信号clock相结合。与门2的输出信号，表示为gclk，然后在传统的整形电路3中被整形，以便传送电荷泵电路4的控制信号pumph。

在这样一种结构中，调节是基于调节信号stopph和时钟信号clock之间的路径的。进一步地，调节一定要快以避免在调节回路中的延迟，该延迟会引起输出电压vpump的尖峰脉冲。

然而，在这种情况下，比较器7是静态比较器，在其中其连续地执行电压vpump/k与参考电压vref之间的比较。

然而，高速比较器与低功耗要求是不兼容的。

技术实现要素：

本发明的实施方法和实施例涉及一个或多个电荷泵电路的控制。本发明特别适用于，但不限于，在非易失性存储器中执行的操作(读取、编程和擦除)，尤其是板上闪存存储器，其需要由一个或多个电荷泵电路产生的高电压。

本发明的实施例提供电荷泵控制，其提供快速调节和通常远低于1微安的低电流消耗，例如几百毫微安。

根据一个方面，提出了一种用于控制至少一个电荷泵电路的方法。该方法包括从来自电荷泵电路的输出信号的第一信号、从参考信号和从时钟信号生成控制信号。

根据这方面的一般特征，控制信号的产生包括与来自时钟信号的定时信号的节拍一致的参考信号和第一信号的比较。

虽然该第一信号可以是电荷泵电路的输出信号本身，但是该第一信号通常是在通过一个分压电桥之后减小了因子k的电荷泵电路的输出信号。

同样，定时信号可以是时钟信号本身或者例如是双周期信号，例如在时钟信号进入到边沿检测器之后。

因此，根据这一方面，参考信号和第一信号的比较是动态比较(与现有技术中所执行的静态比较相反)，即，仅在精确的时刻执行比较，在这种情况下，与定时信号的节拍一致。因此，定时信号的频率可以是高的，与快速调节相对应，并且由于后者只在给定时刻而非连续性地执行比较操作，所以具有减少的比较器消耗。

然而可以使用一个静态比较器结构并仅在与定时信号节拍一致的时刻激活该比较器，为了获取更大的电流消耗的减少，对于生成控制信号优选地包括：在比较之前，将锁存器初始化为初始状态，该初始化以与第一边沿节拍一致地进行，第一边沿例如是定时信号的下降边沿(因此，例如，初始化在定时信号的每个低电平状态期间执行)而比较是以与定时信号的第二边沿(例如上升边沿)节拍一致地进行(因此，比较在定时信号的每个高电平状态期间执行)。锁存器的状态因此取决于比较的结果而被选择性地修改。

因此，不仅比较阶段在给定时刻执行，而且锁存器的切换只发生在间隔的情况，即，例如当第一信号的电平低于参考电压的电平时。因此，电流损耗有了进一步的减小。

优选地，当表示比较结果的信号包括窄脉冲时，为了防止在每个脉冲的两个边沿连续两次触发电荷泵电路，优选地向计数触发器传送表示比较结果的信号，以便生成可能将被整形的中间信号，以生成控制信号。然后，这允许将表示比较结果的信号的每一个脉冲变换为将允许泵动作被触发的边沿。

然后，也可以通过控制信号的第一边沿(例如上升边沿)控制第一电荷泵电路，并且也可以通过控制信号的第二边沿(例如下降边沿)控制第二电荷泵电路。

根据另一个方面，提出了一种用于控制至少一个电荷泵电路的装置，该装置包括用于接收来自电荷泵电路的输出信号的第一信号的第一输入，用于接收参考信号的第二输入，用于接收时钟信号的第三输入和被配置为生成用于控制电荷泵电路的信号的控制电路。

根据另一个方面的一般特征，该控制电路包括比较模块，该比较模块被配置用于以与来自时钟信号的定时信号节拍一致地执行参考信号和第一信号的比较。

根据一个实施例，该比较模块包括比较级和连接到该比较级的锁存器，第一控制器被配置用于以与定时信号的第一边沿节拍一致地初始化该锁存器为初始状态，并且第二控制器被配置用于以与定时信号的第二边沿节拍一致地激活该比较级。该锁存器的状态然后可以取决于比较的结果而被修改。

控制电路还可以包括被配置用于检测时钟信号的边沿和传送定时信号的检测单元。

在这方面，该检测单元包括例如在时钟信号的每个边沿传送定时信号的脉冲的单稳态触发器，每个脉冲持续时间被选择以允许该锁存器的状态的可能的切换。

根据一个实施例，该控制电路可以包括连接到比较模块的输出的计数触发器，以生成中间信号，该中间信号例如在整形阶段可以被整形。

根据另一个方面，还提出了一种集成电路，该集成电路包括诸如上面定义的控制设备和适合被控制信号控制的至少一个电荷泵电路。

在另一种方法中，该电路可以包括适合被控制信号的第一边沿控制的第一电荷泵电路和适合被控制信号的第二边沿控制的第二电荷泵电路。

附图说明

通过参考实施方法和实施例的详细描述以及随附的附图，本发明的其他优点和特点将显现，该描述并非限制性的，在附图中：

图1(已被描述的)图示了一种用于控制电荷泵电路的设备的传统结构；

图2图示了根据本发明实施例的电路；

图3图示了一个实施例中的图2的电路的一部分；

图4图示了时序图；

图5图示了比较模块的实施例；

图6图示了备选实施例；以及

图7图示了比较器级的示例。

具体实施方式

在图2中，附图标记ic指示包括控制电路8的集成电路，该控制电路8被配置用于控制电荷泵电路4，该电荷泵电路4具有为本领域技术人员所知的传统结构。

该控制电路8包括用于接收第一信号vpump/k的第一输入e1，该第一信号来自电荷泵电路4的输出信号vpump并在通过分压器桥6之后。

该控制电路8还包括被配置用于接收参考信号或电压vref的第二输入e2和用于接收时钟信号clock的第三输入e3。

该控制电路8还包括第一级80，该第一级80包括三个输入e1、e2和e3，并被配置用于向整形级81传送中间信号clock_cond，该整形级81具有本领域技术人员所知的传统结构，其向电荷泵电路4传送控制信号pumph。

该整形电路81例如包括缓冲级。

如图3所示，该第一级80例如包括检测单元800，该检测单元的输入e3接收时钟信号clock，该检测单元被配置用于检测时钟信号的边沿并传送定时信号sample。

图4中图示了针对时钟信号clock和定时信号sample的时序图。

可以看到，定时信号sample包括一连串脉冲，这些脉冲的上升边沿fm与时钟信号clock的边沿同步。每个脉冲在上升边沿fm和下降边沿fd之间均具有持续时间d。

在这个方面，该检测单元包括例如在时钟信号的每个边沿处传送定时信号sample的脉冲的单稳态触发器，将在之后呈现更多的细节，每个脉冲的持续时间d被选择以允许在比较模块801中执行的比较阶段期间的锁存器的状态的可能的切换。

更准确地，如图3所示，该比较模块801在输入e1接收第一信号vpump/k，在第二输入e2接收参考信号vref。此外，该比较模块的速率由定时信号sample设置，并传送表示比较结果的信号comp_out。

信号comp_out被传送到输出中间信号clock_cond的计数触发器802。

在详细说明级80的操作以及图4中所示的信号comp_out和clock_cond的变化之前，现将通过特别参考图5而对比较模块801的实施例进行详细描述。

该比较模块801包括比较级8010和连接到该比较级的锁存器8011。

在这种情况下，该比较级包括两个nmos晶体管，该两个nmos晶体管的栅极分别形成用于接收第一信号vpump/k和接收参考信号vref的输入e1和e2。

比较模块的节点n3和n4为被比较级8010的晶体管的漏极和锁存器8011共享的节点。

比较级8010的晶体管的源极在节点n5连接在一起，节点n5本身通过栅极由定时信号sample控制的nmos晶体管与地gnd连接。

此外，节点n3和n4通过pmos晶体管tp1被连接在一起，该pmos晶体管tp1的栅极也由定时信号sample控制。

传统结构的锁存器包括两个交叉耦合的逆变器。这两个逆变器连接到电源端子vdd。图5右边的逆变器的输出形成比较模块的输出节点n2并传送信号comp_out。

节点n2也通过栅极由定时信号sample控制的pmos晶体管tp3连接到电源端vdd，而图5中的左边的逆变器的输出n1通过另一个栅极由定时信号sample控制的pmos晶体管tp2而连接到电源端vdd。

在这种情况，晶体管tp1、tp2和tp3形成第一控制器，该第一控制器被配置为在初始状态以与定时信号sample的下降边沿节拍一致地初始化锁存器8011，这种情况下每次定时信号都处于低电平状态(sample＝0)。

晶体管tn1形成第二控制器，该第二控制器被配置用于以与定时信号sample的上升边沿节拍一致地激活该比较级8010，即，每次该信号sample处于高电平状态(sample＝1)时。

更准确地，定时信号sample为0的每个情况均为晶体管tp1、tp2和tp3处于接通且晶体管tn1处于关断的重置阶段。节点n1和n2预充电到电压vdd，而节点n3和n4处于平衡状态。

在这种初始状态，输出信号comp_out为1。

在定时信号sample为1的每个情况下开始比较阶段，其中，在这种情况下，晶体管tp1、tp2和tp3处于关断，而晶体管t2处于接通，将节点n5接地。

取决于电压vref比电压vpump/k大还是小，节点n3和n4处的电压以不同速度下降，这同样适用于节点n1和n2处的电压。

因此，如果电压vpump/k小于电压vref，则锁存器切换到状态“0”，信号comp_out取值为“0”。

否则锁存器不进行切换，信号comp_out保持在状态1中。

这些信号的变化在图4的底部显示。

因此，可以看出，如果参考信号vref变得大于电压vpump/k，则响应于定时信号sample的上升边沿，信号comp_out变为低电平状态。

在定时信号的上升边沿fd出现时，信号comp_out回到状态1，这标志着开始重置比较模块的存储器为“0”。

比较模块的响应时间，即，在定时信号sample的上升边沿的出现与信号comp_out的下降边沿的出现之间的持续时间是纳秒级的。

如上所述，定时信号sample的每个脉冲的持续时间d被选择以允许比较操作和锁存器的状态的可能的改变。通过说明方式，可以选取等于1纳秒的持续时间d，该持续时间小于时钟信号的半个周期。

采用具有低电容值的小晶体管的比较模块来有利地生产比较模块，其导致在锁存器的可能的切换期间的低电流消耗。

由于比较模块的仅有的消耗只发生在锁存器的状态的切换期间，所以使用锁存器的确是有利的。

因此，通过说明方式，频率为256hz的定时信号导致几百毫微安的平均电流消耗，这远小于高速静态比较器能够达到的几十毫安的消耗。

电荷泵电路4是本领域技术人员所知的传统结构的电路。通常，一个电荷泵电路结构包括一个或多个电容级，其通过电容器的连续充电而允许电压大于待在输出处获取的输入电压。取决于结构的类型，电荷泵电路可以被控制信号(例如，在dickson电荷泵中)或被控制信号和附加控制信号控制。

为了阻止在信号comp_out的每个边沿处的充电泵行为，该信号有利地被传送到计数触发器802，这使得中间信号clock_cond能够被获得，该信号在信号comp_out的脉冲的每次发生时都具有上升边沿fmc或下降边沿fdc。

在整形级81中的整形后，控制电荷泵电路4的控制信号pumph具有与中间信号clock_cond边沿出现相似的边沿出现。

可以在信号pumph的每个上升或下降边沿处提供电荷泵动作。

然而，作为备选，如图6所示，可以提供由控制信号pumph的上升边沿和下降边沿分别控制的两个电荷泵电路4a和4b。

更准确地说，在这种情况下，电荷泵电路4a在信号pumph的每个上升边沿执行充电动作，而电荷泵电路4b在信号pumph的每个下降边沿执行泵动作。

本发明并不限于上述实施例和实施方法，而是涵盖其所有备选实施方式。

因此，如上面所描述的，虽然使用包括与锁存器组合的比较器级的比较模块是尤其有利的，但是可以使用如图7所示的被动态激活的静态比较级，即，与定时信号sample的上升边沿节拍一致。

这样的比较器的电流消耗会保持在低于连续执行第一信号vpump/k与参考电压vref的比较的静态比较器的电流损耗。

更准确地说，如图7所示的比较器包括基于两个mos晶体管的传统比较级8010，这两个mos晶体管的栅极形成两个输入e1和e2，并其通过电流镜结构8011连接到电源电压vdd。

该比较级的两个晶体管的源极通过第一nmos晶体管tn5和第二nmos晶体管tn6一起连接到地gnd，该第一nmos晶体管tn5在栅极被偏置电压vp控制，第二nmos晶体管tn6在栅极被定时信号sample控制。

比较器的输出被连接到传送信号comp_out的逆变器inv。

此外，在栅极被定时信号sample控制的pmos晶体管tp4，连接在电源端子vdd和逆变器inv的输入之间。

因此，当定时信号sample处于低电平状态时，比较器未被激活，逆变器的输入被强制到电压vdd，这将信号comp_out的输出强制到低电平状态。

然而，当定时信号sample处于高电平状态时，比较器级被激活，并且可以执行信号vpump/k与vref之间的比较，以取决于比较结果而传送具有值“0”和“1”的信号comp_out。