电感电流同步控制和采样DC转换器的制作方法

本实用新型涉及电力电子领域的开关电源分支技术领域，特别涉及用于需要电流参与控制的开关电源，尤其适用于DC转换器中需要对电感电流进行采样的装置。

背景技术：

DC转换器是开关电源的核心部分，实现DC转换器稳定控制离不开电压和电流的采样，电压基本都是稳定的直流输出，经过电容滤波的输出电流也基本是稳定输出。因为末端电压或者电流是经过电容滤波之后的变量都存在一定的滞后性，而电感电流的变化是导致末端输出改变的主要因素，因此，如果将DC转换系统的中间电感的电流变化添加到反馈中进行控制，将会显著提高系统的响应速度。

随着功率开关器件的开通和关断，电感不断充放电，电感上的电流存在上升和下降的脉动，如果控制和采集不同步会导致采集到的电流为脉动波形峰谷值中的任意一种情况，影响系统的控制精度。

因为内部AD的分辨率低，而且内部AD的通道数目有限。

在DC转换器发展过程中，对于系统的复杂度、稳定性和响应速度要求越来越高，因此，对于数据的采集和控制的要求也越来越高。数据采集指标主要有采样精度和并行采样通道数，控制指标包括稳定性和响应速度。

现有的数据采集和控制方案主要包括如下几种：

1、单MCU（Microprogrammed Control Unit，微程序控制器）实现采集和控制。例如28335实现AD采样和PWM（Pulse-Width Modulation，脉宽调制）控制，因为使用内部AD，AD精度为12位，输入电压范围为0-3V，分辨率为0.7mV左右，而且采样通道数为6组，难以满足复杂系统的需要，因此，采用外部AD很有必要性。

2、单MCU采用外部AD，按照如下流程进行数据采集和控制。首先DSP（Digital Signal Processor，数字信号处理器）驱动外部AD实现数据采集，然后根据采集到的数据进行控制量的计算，再后，根据计算出来的控制量驱动外部调理电路进行控制，重复以上步骤，依次循环采样控制，因为MCU为顺序操作流程，采集和控制之间的时间间隔受未知因素的影响，因此此种控制方式采集到的数据处于PWM控制开关的何种位置是未知的，而且随着PWM波形占空比的不同，近似认为采样和控制时间间隔相等的情况下，采样锁存数据点也处于控制周期的不同位置，因此，此种情况下采集到的电流数据是不规律的，不满足控制需要，不能用来进行控制。

3、单MCU和单FPGA（Field Programmable Gate Array，现场可编程门阵列），其中FPGA通过convsta,convstb,adrest,adrd,adcs,adbusy,ados0~ados2引脚驱动外部AD7606进行数据采集，采集到的数据通过数据总线接口DB0~DB15存储到FPGA中虚化的双口RAM（random access memory，随机存取存储器）中，双口RAM和DSP通过数据总线XD0~XD15和地址总线XA0~XA18进行数据交互，DSP得到采集数据之后，进行计算，得出控制量的大小，并驱动内部PWM逻辑单元，生成PWM波形进行控制。因为此种方案中，FPGA最大采样频率可以达到600K，采样速度远大于DSP控制速度，因此，将FPGA控制在最高速度进行数据采集，采集到数值之后，直接发送到双口RAM中，不考虑双口RAM中数据有没有被取走，而是直接覆盖，DSP会根据自身的控制需要到双口RAM中读取采样数据。此种方案虽然减少了DSP的采样负担，FPGA驱动外部AD近似可以采集到电流波形上的任一点数据，且在DSP的整个控制流程中，DSP的读取双口RAM中的采样数据的时间间隔近似是固定不变的。试验证明，DSP控制流程的时间差、FPGA数据采集和双MCU的通信的时间间隔问题，采集到的数据误差较小，但是对于高精度控制，不满足实际控制要求。

技术实现要素：

本实用新型目的是提供一种能实现DC转换器电感电流准确采集和控制的电感电流同步控制和采样DC转换器。

本实用新型主要由双向DC转换器的拓扑结构电路和控制系统组成。

所述双向DC转换器的拓扑结构电路包括母线电压采样装置、负载电压采样装置、母线电流采样装置、电感电流采样装置、滤波储能电感、负载电流采样装置、第一滤波电容、第二滤波电容、第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2。

所述控制系统主要由DSP芯片、AD模数转换芯片、设有双口RAM的FPGA芯片组成。

所述DSP芯片通过单向地址总线和FPGA芯片实现逻辑识别；

所述DSP芯片还通过双向数据总线和FPGA芯片实现数据交互；

所述AD模数转换芯片的信号输出端通过数据总线与FPGA芯片连接；

所述FPGA芯片通过IO引脚连接AD模数转换芯片的采样控制端；

所述双向DC转换器的拓扑结构电路的母线电压采样装置、负载电压采样装置、母线电流采样装置、电感电流采样装置和负载电流采样装置的输出端分别连接AD模数转换芯片的输入端；

所述FPGA芯片的输出端分别连接双向DC转换器的拓扑结构电路的第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2的控制端。

本实用新型工作原理如下：

1、FPGA芯片根据接收到的DSP芯片计算出的控制量信息，按照预设周期发出驱动波形，生成相应占空比的PWM波形。控制BUCK拓扑电路开关器件G1按照固定周期T=Ton+Toff发出控制波形，其中高电平周期为Ton，低电平周期为Toff。

2、在双向DC转换器的拓扑结构中BUCK拓扑电路开关器件G1打开期间，也就是高电平Ton期间，电感电流CL在Ton期间上升，在BUCK拓扑电路开关器件G1关断期间，也就是低电平Toff期间，电感电流CL在Toff期间下降，电感电流CL上升和下降的节点和BUCK拓扑电路开关器件G1的打开和关闭的节点完全对应。

3、在BUCK拓扑电路开关器件G1打开期间，也就是高电平Ton期间，在时间节点Dton=0.5Ton的时间节点，FPGA芯片发出AD采样驱动信号，锁存此时的模拟量，并按照逻辑要求发出驱动电路进行转换。

4、FPGA芯片通过并行接口获取数据后，存储于内部虚拟双口RAM中，并与DSP芯片通过虚拟双口RAM进行数据交互。

5、DSP芯片得到采样数据，经过系列算法计算之后得到控制量，通过虚拟双口RAM发送到FPGA芯片。

6、重复步骤1-5，实现闭环控制。

本实用新型可达到的有益效果：采样稳定性描述，采用的外部AD芯片为16位，针对参考电压为5V的情况下，分辨率可以达到(5V/32767=)0.153mV，采集的数字量波动范围在正负6左右，所以采样精度可以控制在±9.2mV范围之内。

控制稳定性描述，采用DC转换器控制的开关电源，针对输入电压为700V情况，输出电压波动范围可以控制在正负450mV范围内。

快速性描述，在目标电压或者负载动态变化时，输出电压可以在50个周期之内跟踪到目标值，针对6K控制频率，响应时间在83.4ms。

本实用新型的转换器使用FPGA并行处理单元实现数据采集驱动和PWM控制驱动同步，通过在驱动波形的固定位置锁存采样数据，从而实现数据采集和控制的匹配。本实用新型适用于需要电感电流参与控制的DC转换器和控制电路。

另外，本实用新型的双向DC转换器的拓扑结构电路是：在母线电压采样装置和负载电压采样装置之间串联母线电流采样装置、电感电流采样装置、滤波储能电感和负载电流采样装置，在母线电压采样装置和母线电流采样装置之间并联第一滤波电容，在第一滤波电容和电感电流采样装置之间设置第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2，所述第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2的一端分别与电感电流采样装置的一端连接，第一BUCK拓扑电路开关IGBT1的另一端连接在第一滤波电容和母线电流采样装置的共同端上，第二BUCK拓扑电路开关IGBT2的另一端连接第一滤波电容的另一端，在负载电压采样装置和负载电流采样装置之间并联第二滤波电容。

附图说明

图1为本实用新型的一种双向DC转换器拓扑结构示意图。

图2为双向DC转换器BUCK模式开关打开的电流示意图。

图3为双向DC转换器BUCK模式电感续流的电流示意图。

图4为本实用新型的控制系统结构示意图。

图5为本实用新型的IGBT驱动波形图。

图6为与图5相对应的电流采样锁存节点图。

具体实施方式

一、本实用新型结构特征：

主要由如图1所示的双向DC转换器的拓扑结构电路和如图4所示的控制系统组成。

如图1所示，在双向DC转换器的拓扑结构电路中，母线电压采样装置V1和负载电压采样装置V2之间串联母线电流采样装置I1、电感电流采样装置I2、滤波储能电感L和负载电流采样装置I3。

在母线电压采样装置V1和母线电流采样装置I1之间并联第一滤波电容C1，在第一滤波电容C1和电感电流采样装置I2之间设置第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2。第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2的一端分别与电感电流采样装置I2的一端连接，第一BUCK拓扑电路开关IGBT1的另一端连接在第一滤波电容C1和母线电流采样装置I1的共同端上，第二BUCK拓扑电路开关IGBT2的另一端连接第二滤波电容C1的另一端。

在负载电压采样装置V2和负载电流采样装置I3之间并联第二电容器C2。

双向DC转换器的拓扑结构电路中，从左向右为BUCK电路的拓扑结构，从右向左为Boost电路的拓扑结构。因为BUCK和BOOST电路的采样电路原理一致，特别是针对电感电流采样是同一调理电路，因此，此处仅针对BUCK电路作出示例。

电路工作在BUCK模式，开关第一BUCK拓扑电路开关IGBT1打开，滤波储能电感L储能，第二BUCK拓扑电路开关IGBT2保持关闭状态，开关器件G1工作在开关状态。开关器件G1打开时，滤波储能电感L上储存能量增加，电流不断升高，拓扑电路上形成回路，能量从V1端流向V2端，如图2所示。

电路工作在BUCK模式，开关器件G1关闭，滤波储能电感L上储存的能量释放，电流不断降低，通过开关器件G2的续流二极管，拓扑电路上形成回路，能量从滤波储能电感L流向V2端，如图3所示。

如图2所示，控制系统主要由DSP芯片1、AD7606模数转换芯片2、设有双口RAM的FPGA芯片3组成。

DSP芯片1通过单向地址总线和FPGA芯片3连接，以实现逻辑识别。

DSP芯片1还通过双向数据总线和FPGA芯片3连接，以实现数据交互。

AD7606模数转换芯片2的信号输出端通过数据总线与FPGA芯片3连接。

FPGA芯片3通过IO引脚连接AD模数转换芯片2的采样控制端。

双向DC转换器的拓扑结构电路的母线电压采样装置V1、负载电压采样装置V2、母线电流采样装置I1、电感电流采样装置I2和负载电流采样装置I2的输出端分别连接AD模数转换芯片2的输入端。

FPGA芯片3的输出端分别连接双向DC转换器的拓扑结构电路的第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2的控制端。

具体结构如下：

1、AD模数转换芯片2型号为AD7606共有8个采样通道，系统使用其中五个通道，分别实现采样电压V1，电压V2，电流I1，电流I2，电流I3。

2、外部AD模数转换芯片采用FPGA进行驱动，驱动信号为并行驱动信号。

3、FPGA芯片3内部构建有虚拟双口RAM，实现FPGA和DSP通信。

4、FPGA芯片3和DSP芯片2通过地址总线XA0~XA18实现逻辑识别，地址总线是单向控制线，通过数据总线XD0~XD15实现数据交互，数据总线是双向控制线。

5、DSP芯片1根据接收到的FPGA芯片3采集的数据进行控制量的计算，并将计算出的控制量发送到FPGA芯片3。

6、FPGA芯片3按照固定周期进行数据采集和控制。

7、FPGA芯片3根据双口RAM中接收到的DSP芯片1的控制量驱动PWM驱动调理电路，对双向DC转换器的拓扑结构电路的第一BUCK拓扑电路开关IGBT1和第二BUCK拓扑电路开关IGBT2进行控制，FPGA芯片通过IO引脚构建控制信号consta,constb,adrest,adrd,dacs,adbusy,ados0~ados2等引脚实现对AD模数转换芯片的驱动采样控制，采集到的数据通过数据总线B0~DB15引脚实现并行传输。并在PWM波形正占空比的中间位置驱动FPGA的采样调理电路锁存数据。

7、重复2-7步骤，循环往复。

二、FPGA和DSP实现数据采集和控制的波形图；

如图5、6所示，控制和采样实现流程：

1、FPGA根据接收到的DSP计算出的控制量，按照预设周期发出驱动波形，生成相应占空比的PWM波形。如图5所示，控制G1按照固定周期T=Ton+Toff发出控制波形，其中高电平周期为Ton，低电平周期为Toff。

2、在开关G1打开期间，也就是高电平Ton期间，电感电流CL在Ton期间上升，在开关G1关断期间，也就是低电平Toff期间，电感电流CL在Toff期间下降，电感电流CL上升和下降的节点和开关G1的打开和关闭的节点完全对应。

3、在开关G1打开期间，也就是高电平Ton期间，在时间节点Dton=0.5Ton的时间节点，FPGA发出AD采样驱动信号，锁存此时的模拟量，并按照逻辑要求发出驱动电路进行转换。

4、FPGA通过DB0~DB15并行接口获取数据后，存储于内部虚拟双口RAM中；并与DSP通过虚拟双口RAM进行数据交互；

5、DSP得到采样数据，经过系列算法计算之后得到控制量，通过虚拟双口RAM发送到FPGA。

6、重复步骤1-5，实现闭环控制。