本发明属于开关电源类芯片的线路设计领域，具体涉及一种可编程延时设置电路及工作方法。
背景技术：
要实现开关电源的小型化，除元件本身的性能和体积改进外，另一个重要途径就是提高开关电源的工作频率。在传统的pwm型开关电源中，开关损耗是开关电源高频化的主要障碍之一。为防止开关管共同导通而留的死区时间，限制了开关电源工作频率的提高，而移相谐振pwm技术正是利用死区时间，通过谐振腔使开关管输出电容(寄生参数)上的电压迅速放电，从而实现零电压或零电流开关，减少开关损耗和降低噪声干扰。移相式pwm控制器是设计移相零电压谐振pwm开关电源的理想器件，它可对全桥开关的相位进行相位移动，实现全桥功率级定频脉宽调制控制。通过功率开关器件的输出电容充/放电，在输出电容充/放电结束(即电压为零)时实现零电压开通。移相式pwm控制器的四个输出端分别驱动a/b、d/c两个半桥，可单独进行导通延时(即死区时间)的可编程控制，在该死区时间内确保下一个功率开关器件的输出电容放电完毕，为即将导通的开关器件提供电压开通条件，避免了开关工作过程中电压、电流的重叠。
图1为采用移相谐振pwm控制器构成的移相全桥变换器，在移相全桥开关电路中，驱动信号不仅要驱动桥的两个对角臂，而且还要使两个对角桥臂的导通有一定的时间延迟，有效占空比由图2所示的延迟时间控制。由于两个桥臂的开关元件不是同时被驱动的，所以需要精确设置“移相”导通波形之间的延迟时间间隔，延迟时间间隔由谐振腔控制电路的电压回路进行调节，最终充当两个驱动信号的移相信号。此时串联在变压器的上半桥或下半桥中的两个开关管均处于导通状态，而变压器在开关管导通时刻的电压为零，即变压器的初级处于短接状态，并箝位初级电流保持原值。当半桥中的一个开关器件经适当的延迟时间后关断时，变压器初级电流又流过该开关管的输出寄生电容，从而与开关管的漏极电压谐振且与电压反相，使对角臂开关上的电压为零，从而保证了零电压开关工作状态。
技术实现要素：
本发明的目的在于克服上述不足，提供一种可编程延时设置电路及工作方法，可对移相谐振pwm控制器的两个对角桥臂的导通时间进行延迟设置，且可实现零延迟。
为了达到上述目的，一种可编程延时设置电路包括恒流源i1和恒流源2i1，恒流源i1和恒流源2i1通过延时设置电路控制，延时设置电路外接延时电阻rtd，恒流源i1的一端连接电源电压vcc1，恒流源i1的另一端连接电容c1、比较器的同相输入端、三极管q2的集电极、三极管q3的发射极和三极管q4的发射极，电容c1的另一端接地，电源电压vcc1连接三极管q1的集电极和三极管q3的集电极，三极管q1的发射极和三极管q2的发射极均连接恒流源2i1的一端，恒流源2i1的另一端接地，三极管q4的集电极接地，三极管q4的基极连接参考电压v2，三极管q3的基极连接参考电压v3，三极管q2的基极连接参考电压v1，比较器的反相输入端接入阈值电压vth，比较器的输出端接入二输入或非门的其中一个输入，三极管q1的基极同时连接“fromlogic”信号和二输入或非门的另一个输入，或非门输出out信号。
一种可编程延时设置电路的工作方法包括当“fromlogic”信号为逻辑高时，或非门直接输出out低电平电压，同时三极管q1导通，三极管q2截止，电容c1上电压通过恒流源i1充电至参考电压v2+vbe；当“fromlogic”信号从逻辑高变为逻辑低时，三极管q1截止，三极管q2导通，电容c1上电压通过两个恒流源的差值(2i1-i1)，从参考电压v2+vbe开始放电，最低可以放电至参考电压v3－vbe，当电容c1上电压放电至低于阈值电压vth时，比较器翻转，out信号输出低电平，因此就实现了对fromlogic信号的延时。
与现有技术相比，本发明通过移相谐振pwm控制器实现零电压谐振，可编程的延时设置电路通过改变外接延时电阻的大小，改变电路内部恒流源对延时电容的放电电流的大小，从而改变放电时间，控制相位差。而且，还可以通过开路或外接高电平电压关闭恒流源实现零延时设置。对电路测试结果表明，在不同的外接延时电阻条件下，可以灵活实现任意时间的延迟，包括零延时。该发明可完全兼容于标准双极工艺，可广泛应用于高效开关电源类芯片设计，具有良好的应用前景和经济效益。
附图说明
图1为现有技术中移相全桥变换器线路结构；
图2为现有技术中移相全桥变换器工作波形图；
图3为本发明的原理图；
图4为本发明的延时设置电路的主线路图；
图5为本发明的延时电路的恒流源线路图；
图6为本发明中各参考电压和恒流源的线路图。
具体实施方式
下面结合附图对本发明做进一步说明。
本发明提出了延时设置电路如图3所示，可以通过外部引出端在延迟时间设置端delayset与地之间并接不同的电阻和电容，就可以设置不同的死区时间。最小可以设置零延迟。这样就给设计者提供了更大的自由度。图3中的参考电压vth、参考电压v1、参考电压v2和参考电压v3都是由内部线路设计通过对基准电压源分压得到的。
恒流源i1和恒流源2i1通过延时设置电路控制，延时设置电路外接延时电阻rtd，恒流源i1的一端连接电源电压vcc1，恒流源i1的另一端连接电容c1、比较器的同相输入端、三极管q2的集电极、三极管q3的发射极和三极管q4的发射极，电容c1的另一端接地，电源电压vcc1连接三极管q1的集电极和三极管q3的集电极，三极管q1的发射极和三极管q2的发射极均连接恒流源2i1的一端，恒流源2i1的另一端接地，三极管q4的集电极接地，三极管q4的基极连接参考电压v2，三极管q3的基极连接参考电压v3，三极管q2的基极连接参考电压v1，比较器的反相输入端接入阈值电压vth，比较器的输出端接入二输入或非门的其中一个输入，三极管q1的基极同时连接“fromlogic”信号和二输入或非门的另一个输入，或非门输出out信号。
当“fromlogic”信号为逻辑高时，或非门直接输出out低电平电压，同时三极管q1导通，三极管q2截止，电容c1上电压通过恒流源i1充电至v2+vbe；
当“fromlogic”信号从逻辑高变为逻辑低时，三极管q1截止，三极管q2导通，电容c1上电压通过两个恒流源的差值(2i1-i1)，从v2+vbe开始放电，最低可以放电至v3－vbe，当电容c1上电压放电至低于阈值电压vth时，比较器翻转，out信号输出低电平，因此就实现了对fromlogic信号的延时。且仅针对“fromlogic”信号由高变低时，对应out由低变高的信号延时。
因此延迟时间主要由电容c1电压的放电时间决定，电容c1两端电压在放电前后的电压差由内部电路设计确定，因此通过设置外部延时电阻rtd，改变内部恒流源大小，即可实现延迟时间的设置。
电容c1放电时，其放电电流大小为2i1－i1＝i1，设电容c1的电容值为c，电容c1两端电压在放电前后的电压差为δvc，则延迟时间
td＝δvc*c/i1(1)
而放电电流i1与外接延时电阻rtd成反比，由于延时设置电路delayset端电压由内部电路控制到某一固定电压vdelayset，电路内部再通过比例电流源设计，将rtd设置的下拉电流再缩小n倍得到i1，因此
带入(1)，可得
td＝δvc*c*n*rtd/v1(3)
还可以直接将延时设置端外接高电平，使得内部恒流源不工作，i1＝0，而c1电压直接由内部电路设置为v3－vbe，低于比较器阈值电压vth，比较器始终保持低电平，不影响图3中二输入或非门的输出，因此当fromlogic信号从逻辑高变为逻辑低时，理论上延迟时间为零。
实施例：
本发明可用于开关电源芯片的线路设计，特别适用于移相全桥变换器的核心控制芯片—移相谐振pwm控制器的线路设计中。
采用上述发明，对某一款移相谐振pwm控制器电路的延时设置功能进行了线路设计。如图3所示，设计电容c1＝5pf，阈值电压v2＝5.0v，阈值电压v3＝3.3v，阈值电压vth＝3.05v，内部恒流源设计n＝13，vdelayset＝2.5v，当外部延时电阻rtd为4.8kω时，按照(2)式可以计算i1约为40μa，按照(3)式可以计算延迟时间td约为390ns；当rtd为1.9kω时，按照(2)式可以计算i1约为100μa，按照(3)式可以计算延迟时间td约为155ns。
复制以上设计，可实现另外两路信号的延迟控制，只需要两个delayset引出端即可实现对四路信号的延时控制，且两路之间相互独立，可以分别编程设置延迟时间。
验证结果表明，本发明成功设计了一种延时设置电路，可以实现对死区时间的可编程设置，并可实现零延迟。且制作工艺可完全兼容于标准双极工艺，易于实现，可广泛应用于开关电源芯片的线路设计中，尤其是移相谐振pwm控制器的线路设计。