1.一种基于PFM控制的升压系统响应速度变换电路，其特征在于，所述电路包括：电压输入端VIN、电感L、电流过零比较器、整流管M1、功率管M2、驱动电路driver、PFM模块、比较器、分压电阻R1、R2、输出电容COUT、导通时间控制电路，所述电路的输出端电压的分压作为采样电压作用于比较器，与比较器的基准电压作比较；比较器的输出信号与导通时间控制电路的输出信号共同作用于PFM模块改变PFM的输出频率，PFM的输出信号和电流过零比较器的输出信号共同作用于驱动电路来控制功率管或整流管的导通或截止；当输出端电压低于预设电压时，功率管导通,整流管截止,电感储能，导通时间控制电路开始计时；到达预设时间后，导通时间控制电路对PFM模块进行复位，进而控制驱动电路，使功率管截止、整流管导通、电感对电路的输出端释放能量，此时，依据电流过零比较器的输出信号或驱动电路的输出驱动信号来判断负载为轻载或重载，当为轻载时，电流过零比较器检测到电感电流过零或驱动电路的输出驱动信号的占空比很低，从而降低比较器的偏置电流；当为重载时，电流过零比较器没有检测到电感电流过零或驱动电路的输出驱动信号的占空比较大，从而加大比较器的偏置电流。
2.根据权利要求1所述基于PFM控制的升压系统响应速度变换电路，其特征在于，所述电路还包括输出电容内阻RESR，所述整流管M1为PMOS管、功率管M2为NMOS管；所述电压输入端VIN依次通过电感L、整流管M1的源极和漏极、输出电容内阻RESR、输出电容COUT后接地，所述电压输入端VIN依次通过电感L、功率管M2后接地，所述功率管M2的漏极与电感L的一端连接、源极接地、栅极与驱动电路driver的第一输出端连接，所述整流管M1的栅极与驱动电路driver的第二输出端连接，所述电流过零比较器的反相输入端与整流管M1的源极、功率管M2及电感L的公共端连接、正相输入端与整流管M1的漏极、输出电容内阻RESR的公共端连接，输出端同时与驱动电路driver的第一输入端和比较器的偏置电流设置端连接，分压电阻R1的一端与整流管M1的漏极、输出电容内阻RESR的公共端连接，另一端通过分压电阻R2接地，比较器的反相输入端连接于分压电阻R1、R2的公共端，正相输入端接参考电压VREF、比较器的输出端连接PFM模块的第一输入端，PFM模块的第二输入端连接导通时间控制电路的输出端、PFM模块的输出端连接驱动电路driver的第二输入端；
所述输出端电压VOUT为整流管M1漏极与输出电容内阻RESR公共端的电压；输出端电压VOUT的分压作为采样电压FB作用于比较器，采样电压FB与比较器的基准电压VREF作比较；比较器得到的输出信号VEA与导通时间控制电路的输出信号共同作用于PFM模块以改变PFM模块的输出频率；PFM的输出信号和电流过零比较器的输出信号VZERO共同作用于驱动电路来控制功率管M2或整流管M1的导通或截止；当输出端电压VOUT低于预设电压时，采样电压FB低于基准电压VREF，比较器的输出信号VEA、PFM模块的输出信号、驱动电路的输出信号VP、VN均为高电平，功率管M2导通、整流管M1截止、电感L储能，导通时间控制电路开始计时；到达预设时间后，导通时间控制电路对PFM模块进行复位使其输出信号为低电平，进而使驱动电路的输出信号VN、VP为低电平，功率管M2截止、整流管M1导通，电感L对电路的输出端释放能量，同时，电流过零比较器检测电感电流是否过零判断负载为重载或轻载；如果电感电流过零，则电流过零比较器的输出信号VZERO为高电平，负载为轻载状态，此时，电流过零比较器的输出信号VZERO降低比较器的偏置电流，使电路的静态损耗降低；如果电感电流没有过零，则电流过零比较器的输出信号VZERO为低电平，负载为重载状态，此时，电流过零比较器的输出信号VZERO加大比较器的偏置电流，使比较器速度提高，电路工作频率提高。
3.根据权利要求2所述基于PFM控制的升压系统响应速度变换电路，其特征在于，所述比较器的内部电路包括：或非门D1、D2、反相器E1、PMOS管P1、P2、P3、P4、P5、P6、NMOS管N1、N2、N3、N4、N5、偏置电压VBP，所述电流过零比较器的输出信号VZERO接或非门D1的第一输入端、或非门D2的输出端连接或非门D1的第二输入端，或非门D1的输出端连接或非门D2的第一输入端，比较器的输出信号VEA连接或非门D2的第二输入端，或非门D1的输出端连接反相器E1的输入端、反相器E1的输出端连接PMOS管P2的栅极，PMOS管P2的源极与PMOS管P1的漏极连接、PMOS管P2的漏极同时与PMOS管P3的漏极和NMOS管N1的漏极连接，PMOS管P1的源极与电源电压连接、PMOS管P1的栅极与偏置电压VBP连接，PMOS管P3的源极与电源电压连接，PMOS管P3的栅极与偏置电压VBP连接，NMOS管N1的漏极与栅极导线连接，NMOS管N1的源极接地，PMOS管P4的源极与电源电压连接，PMOS管P4的栅极与PMOS管P5的栅极连接，PMOS管P4的漏极与NMOS管N2的漏极连接，PMOS管P4的栅极与漏极导线连接，NMOS管N2的栅极接采样电压FB，NMOS管N2的源极与NMOS管N3的漏极和NMOS管N4的源极连接，NMOS管N3的栅极与NMOS管N1的栅极和NMOS管N5的栅极连接，NMOS管N3的源极接地，PMOS管P5的源极与电源电压连接，PMOS管P5的漏极与NMOS管N4的漏极连接，NMOS管N4的栅极接比较器的参考电压VREF，PMOS管P6的源极与电源电压连接，PMOS管P6的漏极、NMOS管N5的漏极与比较器的输出端连接，NMOS管N5的源极接地；
当输出端电压VOUT低于预设电压时，比较器的输出信号VEA为高电平，VEA经过或非门D2、D1和反相器E1后输出低电平使PMOS管P2导通，从而加大比较器的偏置电流，比较器的响应速度提高；此时，如果负载处于重载，则电流过零比较器的输出信号VZERO为低电平，PMOS管P2一直导通，比较器保持较快的响应速度；此时，如果负载处于轻载，则电流过零比较器的输出信号VZERO为高电平，所述输出信号VZERO经或非门D1、D2和反相器E1后输出高电平使PMOS管P2关断，从而降低比较器的偏置电流，电路的静态损耗降低、效率提高。
4.根据权利要求1所述基于PFM控制的升压系统响应速度变换电路，其特征在于，所述电路还包括输出电容内阻RESR，所述整流管M1为PMOS管、功率管M2为NMOS管；所述电压输入端VIN依次通过电感L、整流管M1的源极和漏极、输出电容内阻RESR、输出电容COUT后接地，所述电压输入端VIN依次通过电感L、功率管M2的漏极和源极后接地，所述功率管M2的栅极同时与驱动电路driver的第一输出端和比较器的偏置电流设置端连接，所述整流管M1的栅极与驱动电路driver的第二输出端连接，所述电流过零比较器的正相输入端与整流管M1的源极、功率管M2的漏极和电感L的公共端连接，反相输入端与整流管M1的漏极、输出电容内阻RESR的公共端连接，所述电流过零比较器的输出端与驱动电路driver的第一输入端连接，分压电阻R1的一端与整流管M1的漏极和输出电容内阻RESR的公共端连接，分压电阻R1的另一端通过分压电阻R2接地，比较器的反相输入端连接于分压电阻R1、R2的公共端，正相输入端接参考电压VREF，比较器的输出端连接PFM模块的第一输入端，PFM模块的第二输入端连接导通时间控制电路的输出端，PFM模块的输出端连接驱动电路driver的第二输入端；
所述输出端电压VOUT为整流管M1漏极与输出电容内阻RESR公共端的电压；
输出端电压VOUT的分压作为采样电压FB作用于比较器，采样电压FB与比较器的基准电压VREF作比较；比较器得到的输出信号VEA与导通时间控制电路的输出信号共同作用于PFM模块以改变PFM模块的输出频率；PFM的输出信号和电流过零比较器的输出信号VZERO共同作用于驱动电路driver来控制功率管M2或整流管M1的导通或截止；当输出端电压VOUT低于预设电压时，采样电压FB低于基准电压VREF，比较器的输出信号VEA、PFM模块的输出信号、驱动电路的输出信号VP、VN均为高电平，功率管M2导通、整流管M1截止，电感L储能，导通时间控制电路开始计时；到达预设时间后，导通时间控制电路对PFM模块进行复位使其输出信号为低电平，进而使驱动电路的输出信号VN、VP为低电平，功率管M2截止、整流管M1导通，电感L对电路的输出端释放能量，同时，根据驱动电路driver的第一输出端通过第一输出信号VN的占空比大小来判断负载为轻载或重载，当第一输出信号VN的占空比小于一设定值时，则负载为轻载状态，此时，第一输出信号VN降低比较器的偏置电流，使电路的静态损耗降低、保持轻载下的高效率；当第一输出信号VN的占空比大于一设定值时，则负载为重载状态，此时，第一输出信号VN加大比较器的偏置电流，使比较器速度提高，电路工作频率提高。
5.根据权利要求4所述基于PFM控制的升压系统响应速度变换电路，其特征在于，所述比较器的内部电路包括：PMOS管P1、P2、P3、P4、NMOS管N1、N2、N3、N4、N5、N6、电阻R0、电容C1、偏置电压VBN，所述PMOS管P1、P2、P3、P4的源极分别连接电源电压，PMOS管P1的漏极与NMOS管N3的漏极连接，PMOS管P1的栅极与PMOS管P2的栅极连接，NMOS管N3的源极接地，NMOS管N3的栅极与NMOS管N6的栅极连接，NMOS管N3的漏极与栅极导线连接，PMOS管P2的漏极与NMOS管N4的漏极连接，PMOS管P2的栅极与漏极导线连接，NMOS管N4的栅极接采样电压FB，NMOS管N4的源极、NMOS管N5的源极、NMOS管N1的漏极、NMOS管N2的漏极连接，NMOS管N1的源极接地，驱动电路driver的第一输出信号VN通过电阻R0与NMOS管N1的栅极和电容C1的一端连接，电容C1的另一端接地，NMOS管N2的栅极与偏置电压VBN连接，NMOS管N2的源极接地，PMOS管P3的漏极与NMOS管N5的漏极连接，PMOS管P3的栅极与PMOS管P4的栅极连接，PMOS管P3的栅极与漏极导线连接，NMOS管N5的栅极接比较器的基准电压VREF，PMOS管P4的漏极、NMOS管N6的漏极与比较器的输出端连接，NMOS管N6的源极接地；
当负载为轻载时，驱动电路的输出信号VN占空比小于一设定值，VN经电阻R0和电容C1滤波后变成幅值很小的直流模拟电平，使NMOS管N1关断，从而降低比较器的偏置电流，保持轻载状态的高效率；当负载为重载时，驱动电路的输出信号VN占空比大于一设定值，VN经电阻R0和电容C1滤波后变成幅值较大的直流模拟电平，使NMOS管N1导通，从而比较器的偏置电流随VN的占空比增大而增大，比较器的响应速度提高。