电路输出控制接口及所述的第二下拉电阻的一端连接，所述的第二下拉电阻的另一端与所述的接地端口连接，所述的第一 NMOS管的衬底及所述的第二 NMOS管的衬底均采用深N阱工艺与所述的集成电路衬底隔离。正反极值互锁开关中第三NMOS管、第九NMOS管和第八PMOS管是一组，第四NMOS管、第十NMOS管和第七PMOS管是另一组；当正向极值检测模块检测到正向极值后输出一个高电平到第一检测电路输出控制接口，驱动第三NMOS管、第九NMOS管导通，第八PMOS管关闭，此时由于第二检测电路输出控制接口在下拉电阻作用下一直保持低电平，所以第四NMOS管和第十NMOS管关闭，第七PMOS管导通。其中第九NMOS管和第七PMOS管构成的传输门同时导通，解决了 NMOS管传输第二压电元件连接接口在低电压时的电压损失问题；当反向极值检测模块检测到反向极值后输出一个高电平到第二检测电路输出控制接口，驱动第四NMOS管、第十NMOS管导通，第七PMOS管关闭，此时由于第一检测电路输出控制接口在下拉电阻的作用下一直保持低电平，所以第三NMOS管、第九NMOS管关闭，第八PMOS管导通；其中第十NMOS管和第八PMOS管构成的传输门同时导通，解决了 NMOS管在传输第一压电元件连接接口的低电压时的电压损失问题。
[0009]与现有技术相比，本发明的优点在于整体电路所有检测路和开关回路电路均采用CMOS工艺实现，易于集成，外围元件少，减小了电路体积，同时降低了导通压降和导通电阻，降低了自身功耗；采用自供电设计无需外部电源，能自动检测压电元件的状态并控制组合开关的通断来提取能量，并对外部用电设备提供电能；采用NMOS的深N阱工艺使NMOS管与外部衬底隔离，可以较为自由的进行单独逻辑控制能自动检测压电元件的状态并控制组合开关的通断来提取能量，进一步降低了功耗；利用正反方向振动自动切换开关中寄生二极管，保持原先的导通和关闭状态，将电感内的一部分能量反向充电回到内部检测电容内部，作为下一次提取的基础电荷，由于谐振频率比外部振荡频率高很多，使内部电容快速反向积累电荷，从而快速完成组合开关的状态切换，并进入另外半个振动周期的能量积累和提取过程，增加电荷积累的时间和电平高度，因此提高了能量提取的效率；动态衬底电平选择模块始终选择外接电感接口和接地端口中电平最低的一个接口与集成电路衬底短接，以防止电路中的深N阱所包围的NMOS管的衬底和集成电路衬底导通，而无法单独根据电路中的深N阱所包围的NMOS管的源极和栅极上的电位差来正常工作。
【附图说明】
[0010]图1为本发明的电路结构示意图；
图2为本发明的外部测试电路图。
【具体实施方式】
[0011]以下结合附图实施例对本发明作进一步详细描述。
[0012]一种自供电CMOS压电振动能量采集器，包括CMOS压电同步电荷提取采集接口电路和续流储能电路，CMOS压电同步电荷提取采集接口电路采用集成电路形式封装，CMOS压电同步电荷提取采集接口电路上设置有第一检测电路输出控制接口 C0N1、第二检测电路输出控制接口 C0N2、第一压电元件连接接口 PZT1、第二压电元件连接接口 PZT2、第一电容检测接口⑶ETl、第二电容检测接口⑶ET2、外接电感接口 LPIN和接地端口 GND，第一压电元件连接接口 PZTl用于与压电元件PZT的一端连接，第二压电元件连接接口 PZT2用于与压电元件PZT的另一端连接，续流储能电路包括续流二极管D1、电感L和储能电容Crect，外接电感接口 LPIN分别与续流二极管Dl的正极及电感L的一端连接，续流二极管Dl的负极与储能电容Crect的正端连接，储能电容Crect的正端用于对外部用电设备提供电压VDC；，储能电容Crect的负端、电感L的另一端及接地端口 GND均接地，CMOS压电同步电荷提取采集接口电路包括正向极值检测模块、反向极值检测模块、正反极值互锁开关、正反方向振动自动切换开关和动态衬底电平选择模块，正反极值互锁开关包括第三NMOS管Mn3、第四NMOS管Mn4、第九NMOS管Mn9、第十NMOS管MnlO、第七PMOS管Mp7和第八PMOS管Mp8，正反方向振动自动切换开关包括第七NMOS管Mn7、第八NMOS管Mn8、第三PMOS管Mp3和第四PMOS管Mp4，动态衬底电平选择模块包括第五NMOS管Mn5和第六NMOS管Mn6，第三NMOS管Mn3的漏极分别与正向极值检测模块的第一信号传输端、反向极值检测模块的第二信号传输端、第七NMOS管Mn7的栅极、第四PMOS管Mp4的栅极、第十NMOS管MnlO的源极、第八PMOS管Mp8的漏极、第二压电元件连接接口 PZT2及压电元件PZT的一端连接，第三NMOS管Mn3的栅极分别与正向极值检测模块的第三信号传输端、第九NMOS管Mn9的栅极、第八PMOS管Mp8的栅极及第一检测电路输出控制接口 CONl连接，第三NMOS管Mn3的源极与第三PMOS管Mp3的漏极连接，第三PMOS管Mp3的栅极分别与第一压电元件连接接口 PZT1、压电元件PZT的另一端、第九NMOS管Mn9的源极、第七PMOS管Mp7的漏极、正向极值检测模块的第二信号传输端、第四NMOS管Mn4的漏极、反向极值检测模块的第一信号传输端及第八NMOS管Mn8的栅极连接，第三PMOS管Mp3的源极分别与第五NMOS管Mn5的栅极、接地端口 GND、第六NMOS管Mn6的漏极及第四PMOS管Mp4的源极连接，第四NMOS管Mn4的栅极分别与反向极值检测模块的第三信号传输端、第二检测电路输出控制接口 C0N2、第十NMOS管MnlO的栅极及第七PMOS管Mp7的栅极连接，第四NMOS管Mn4的源极与第四PMOS管Mp4的漏极连接，第五NMOS管Mn5的源极分别与CMOS压电同步电荷提取采集接口电路所在的集成电路衬底Sub及第六NMOS管Mn6的源极连接，第五NMOS管Mn5的漏极分别与外接电感接口 LPIN、第七NMOS管Mn7的源极、第六NMOS管Mn6的栅极及第八NMOS管Mn8的源极连接，第七NMOS管Mn7的漏极分别与第九NMOS管Mn9的漏极及第七PMOS管Mp7的源极连接，第八NMOS管Mn8的漏极分别与第八PMOS管Mp8的源极及第十NMOS管MnlO的漏极连接，正向极值检测电路的第四信号传输端与第一电容检测接口 CDETl连接，反向极值检测电路的第四信号传输端与第二电容检测接口⑶ET2连接，第三NMOS管Mn3的衬底、第四NMOS管Mn4的衬底、第七NMOS管Mn7的衬底、第八NMOS管Mn8的衬底、第九NMOS管Mn9的衬底及第十NMOS管MnlO的衬底均采用深N阱工艺与集成电路衬底Sub隔离。
[0013] 正向极值检测模块包括第一 NMOS管Mnl、第一 PMOS管Mpl、第五PMOS管Mp5、第一检测电容Cl和第一下拉电阻Rdpl，反向极值检测模块包括第二 NMOS管Mn2、第二 PMOS管Mp2、第六PMOS管Mp6、第二检测电容C2和第二下拉电阻Rdp2，第一 NMOS管Mnl的源极分别与第一 PMOS管Mpl的源极、第五PMOS管Mp5的栅极、第三NMOS管Mn3的漏极、第二 NMOS管Mn2的栅极及第二检测电容C2的一端连接，第一 NMOS管Mnl的栅极分别与第一检测电容Cl的一端、第一压电元件连接接口 PZTl、第二 NMOS管Mn2的源极、第二 PMOS管Mp2的源极及第六PMOS管Mp6的栅极连接，第一 NMOS管Mnl的漏极分别与第一 PMOS管Mpl的栅极、第一 PMOS管Mpl的漏极、第五PMOS管Mp5的源