片的外围电路连接图之一。
[0017]图3为本实用新型中电池管理芯片的外围电路连接图之二。
[0018]图4为本实用新型中电池管理芯片的外围电路连接图之三。
[0019]图5为本实用新型中端子J301的电路连接图。
[0020]图6为本实用新型中+5V输出DC-DC电路连接图。
[0021]图7为本实用新型中+12V输出DC-DC电路连接图。
[0022]图8为本实用新型中感温电路连接图之一。
[0023]图9为本实用新型中感温电路连接图之二。
[0024]图10为本实用新型中端子J304的电路连接图。
[0025]图11为本实用新型中端子J401的电路连接图。
[0026]图12为本实用新型中端子J201的电路连接图。
[0027]图13为本实用新型中端子J200的电路连接图。
[0028]图14为本实用新型中端子J300的电路连接图。
【具体实施方式】
[0029]下面结合【具体实施方式】对本专利的技术方案作进一步详细地说明。
[0030]请参阅图1-5，一种高转换率低损耗的电源管理电路，包括电池管理电路、+5V输出DC-DC电路、+12V输出DC-DC电路、感温电路和输出接口电路。
[0031]所述电池管理电路中芯片U304的I脚分别连接电阻R303、电阻R300和电阻R302，所述电阻R303另一端接地，电阻R300另一端分别连接端子J303的I脚和分离式半导体D300，所述端子J303的2脚接地，所述电阻R302另一端分别连接分离式半导体D300另一端、电阻R319和电阻R321，电阻R319另一端分别连接电阻R322、电容C301、芯片U301的I脚、芯片U301的2脚、芯片U301的3脚、芯片U302的I脚、芯片U302的2脚、芯片U302的3脚、芯片U304的22脚、稳压二极管D307、电容C305和电容C302，稳压二极管D307另一端和电容C305另一端并联后连接芯片U304的20脚，电容C302另一端接地，电容C301另一端接地，电阻R321另一端分别连接电容C303和芯片U304的12脚，电容C303另一端和电阻R322另一端并联后连接芯片U304的11脚，芯片U301的4脚连接芯片U304的24脚；芯片U304的2脚分别连接电阻R301和MOS管Q301的栅极，MOS管Q301的源极接地，MOS管Q301的漏极连接端子J300的2脚，电阻R301另一端连接端子J301的2脚；芯片U304的3脚分别连接芯片U304的8脚、芯片U304的7脚、电容C310、电阻R308、电阻R310和电阻R305，电容C310另一端接地，电阻R308另一端分别连接芯片U304的5脚和电阻R313，电阻R310另一端分别连接芯片U304的6脚和电阻R314，电阻R313另一端和电阻R314另一端并联后接地，电阻R305另一端分别连接电阻R318、电阻R355和运算放大器U300A的3脚，电阻R318另一端接地，电阻R335另一端分别连接运算放大器U300A的8脚、电容C312和端子J301的2脚，运算放大器U300A的I脚连接端子J300的4脚，电容C312另一端和运算放大器U300A的4脚均接地，芯片U304的14脚通过电阻R304分别连接电容C300和运算放大器U300A的2脚，电容C300另一端接地，芯片U304的9脚、17脚和18脚接地，芯片U304的19脚分别连接电阻R309和MOS管Q302的栅极，MOS管Q302的源极接地，MOS管Q302的漏极连接端子J300的6脚，电阻R309另一端连接端子J301的2脚；
[0032]芯片U304的13脚分别连接电容C314、电阻R331和电阻R334，电容C314另一端和电阻R334另一端均接地，电阻R331另一端分别连接端子J302的I脚、分离式半导体D310、电容C313、电阻R330、电阻R324和电阻R320，端子J302的2脚和电容C313另一端均接地，分离式半导体D310另一端分别连接端子J301的2脚、芯片U301的5脚、芯片U301的6脚、芯片U301的7脚和芯片U301的8脚，电阻R330另一端分别连接电阻R333和芯片U304的4脚，电阻R333另一端接地，电阻R324另一端分别连接电容C304和芯片U304的15脚，电阻R320另一端分别连接电阻R323、电容C311、电容C308和电感L300，电阻R323另一端分别连接电容C304另一端和芯片U304的16脚，电感L300另一端分别连接芯片U302的5脚、芯片U302的6脚、芯片U302的7脚、芯片U302的8脚和分离式半导体D301，电容C311另一端、电容C308另一端和分离式半导体D301另一端均接地，芯片U302的4脚连接芯片U304的21脚，芯片U304的10脚分别连接电阻R329和电容C307，电阻R329另一端通过电容C306与电容C307另一端并联后接地；
[0033]所述+5V输出DC-DC电路中，端子J301的I脚分别连接电容C204、电容C200、电阻R200和芯片U200的5脚，电容C204另一端和电容C200另一端并联后接地，电阻R200另一端分别连接电阻R201、芯片U200的2脚和电阻R202，电阻R201另一端接地，电阻R202另一端分别连接电容C203、电容C206、电阻R205、电感L200、半导体三极管D200、电阻R306、芯片U305的4脚和端子J201的I脚，端子J201的2脚接地，电阻R205另一端分别连接芯片U200的7脚和电阻R206，电容C203另一端、电容C206另一端和电阻R206另一端并联后接地，电感L200另一端分别连接电容C202、分离式半导体D201和芯片U200的3脚，半导体三极管D200另一端分别连接电容C202另一端和芯片U200的6脚，分离式半导体D201另一端分别连接芯片U200的8脚、芯片U200的4脚和电容C201，电容C201另一端通过电阻R203连接芯片U200的I脚；电阻R200、电阻R201和电阻R202组成的电路保证输入截至电压为12.04V，滞回电压为1.54V，电容C202的容量为0.1 μ F。
[0034]所述+12V输出DC-DC电路中，端子J301的I脚分别连接电容C402、电容C401和芯片U401的7脚，电容C402另一端和电容C401另一端并联后接地，芯片U401的6脚和芯片U401的9脚并联后接地，芯片U401的I脚通过电容C405分别连接芯片U401的8脚、电感L401和稳压二极管D401，稳压二极管D401另一端接地，电感L401另一端分别连接电阻R401、电容C406、电容C407、电阻R316、M0S管Q300的源极、端子J401的I脚、端子J200的I脚和端子J200的3脚，端子J401的2脚接地，电阻R401另一端分别连接电阻R402和芯片U401的4脚，电阻R402另一端接地，电容C406另一端和电容C407另一端并联后接地。
[0035]所述感温电路中，芯片U305的3脚分别连接电阻R336和电阻R337，电阻R336另一端通过电容C309接地，电阻R337另一端分别连接运算放大器U300B的5脚、电阻R311和电阻R317，电阻R311另一端接地，电阻R317另一端分别连接运算放大器Y300B的7脚、MOS管Q300的栅极和电阻R316另一端，运算放大器U300B的6脚分别连接电阻R307和电阻R306另一端，电阻R307另一端接地，MOS管Q300的漏极分别连接电容C315和端子J304的I脚，电容C315另一端、端子J304的2脚、芯片U305的2脚和芯片U305的5脚均接地。
[0036]所述输出接口电路中端子J301的2脚分别连接电阻R326、电阻R327和电阻R328，电阻R326另一端连接端子J300的5脚，电阻R327另一端连接端子J300的I脚，电阻R328另一端连接端子J300的3脚。
[0037]本实用新型进行动态电源管理，在对锂电池进行充电时，充电电压精度和充电电流精度均为±4%，构成300KHz的高效率降压调节集成PWM控制器，在不工作状态下，电路中电流为20 μ A低电池漏电流，具有电池耗尽指示和电池过放电检测保护，还具有电池充电指示，当电池消耗时插入16.8V电源适