R12的另一端连接有NPN型三极管Q6的基极；所述的NPN型三极管Q6的发射极接地，集电极连接有电阻R10、电阻Rll和高电平SC ;所述的电阻RlO的另一端连接有NPN型三极管Q4的基极，所述的电阻Rll的另一端接地；所述的NPN型三极管Q4的发射极接地，集电极连接有电阻R9的另一端和P沟MOS管Q5的栅极；所述的P沟MOS管Q5的漏极连接有外负载LOAD ;所述的外负载LOAD的另一端接地。
[0026]优选的，所述的P沟MOS管Q5的漏极连接有电阻R3，且P沟MOS管Q5的漏极和外负载LOAD之间还串联有P沟MOS管Q2和保险丝FUSEl ;所述的P沟MOS管Q2的栅极连接有电阻R3的另一端和NPN型三极管Ql的集电极，漏极与保险丝FUSEl连接，源极与P沟MOS管Q5的漏极连接；所述的外负载LOAD与地之间还串联有电阻R4与电容C3的并联电路；所述的NPN型三极管Ql的发射极接地，基极连接有电阻R1，所述电阻Rl的另一端连接有输出电平OUT-EN与电阻R2，所述的电阻R2接地；所述的电平OUT-EN与高电平SC均与单片机MCU相连。
[0027]优选的，所述的P沟MOS管Q5的漏极还连接有电解电容C4的正极，所述的电解电容C4的负极接地。
[0028]优选的，所述的P沟MOS管Q5的漏极连接有降压IC的输入极，所述的降压IC的接地极接地，输出极连接有电容Cl、电解电容C2、电阻R3和P沟MOS管Q2的源极；所述的电容Cl和电解电容C2另一端接地。
[0029]优选的，所述的电阻R5的阻值为3.3欧，电容C5为22微法；所述的电容Cl和C3为10微法，所述的电解电容C2为22微法16伏，所述的电解电容C4为220微法16伏，所述的保险丝FUSEl限流2安，所述的电阻Rl与R2为10千欧，所述的电阻R3为100千欧，所述的电阻R4为0.05欧。
[0030]具体使用时，电路的前端输入电压DC_IN接入12V直流电压，高电平SC接至单片机MCU输入10 口，且上拉至单片机MCU的供电电源。NPN型三极管Q4导通，进而使P沟MOS管Q5导通，降压IC输出5V的电压，电平OUT-EN由单片机MCU控制输出高电平，此时，P沟MOS管Q2也处于导通状态，负载LOAD两端电压正常。正常负载的情况下，流过电阻R5电流很小，在电阻R5两端产生电位差不足以使PNP型三极管Q3导通，因此电路正常输出。
[0031]当外部负载LOAD短路或内阻较小导致电流增大到一定程度时，这时会出现2种保护:
[0032]硬件保护:因流经电阻R5的电流增大，其两端压降会增大，大于0.7V时，PNP型三极管Q3导通，电阻R6与R7直接通过PNP型三极管Q3的集电极与前端输入电压DC_IN相连，电阻R7上分压使NPN型三极管Q6导通，高电平SC被拉低成低电平，此时NPN型三极管Q4截止，P沟MOS管Q5关断，降压IC没有电压输入，使后级无输出，达到快速输出短路保护的目的。
[0033]软件保护，通过电阻R4采样将输出回路电流转换成电压后送至单片机MCU的1-ADC 口进行AD采样，短路时采样的电压会大幅度增大，这时单片机MCU将控制电平OUT-EN输出低电平，使NPN型三极管Ql截止，P沟道MOS管Q2关断，断开后级负载电路，从而实现软件保护。
[0034]当外负载移除或者短路问题解决了，整个电路将恢复正常。
[0035]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括哪些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
[0036]本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本实用新型的方法及其核心思想。以上所述仅是本实用新型的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将实用新型的构思和技术方案直接应用于其它场合的，均应视为本实用新型的保护范围。
【主权项】
1.一种电源输出短路保护电路，它包括前端输入电压DC_IN，其特征在于，所述的前端输入电压DC_IN连接到电阻R5、电容C5和PNP型三极管Q3的发射极；所述的电阻R5的另一端连接有电阻R8、电阻R9和P沟MOS管Q5的源极；所述的电阻R8的另一端连接有电容C5的另一端和PNP型三极管Q3的基极；所述的PNP型三极管Q3的集电极连接有电阻R6，所述的电阻R6的另一端连接有电阻R7和电阻R12，所述的电阻R7的另一端接地，所述的电阻R12的另一端连接有NPN型三极管Q6的基极；所述的NPN型三极管Q6的发射极接地，集电极连接有电阻R10、电阻Rll和高电平SC ;所述的电阻RlO的另一端连接有NPN型三极管Q4的基极，所述的电阻Rll的另一端接地；所述的NPN型三极管Q4的发射极接地，集电极连接有电阻R9的另一端和P沟MOS管Q5的栅极；所述的P沟MOS管Q5的漏极连接有外负载LOAD ;所述的外负载LOAD的另一端接地。
2.根据权利要求1所述的一种电源输出短路保护电路，其特征在于，所述的P沟MOS管Q5的漏极连接有电阻R3，且P沟MOS管Q5的漏极和外负载LOAD之间还串联有P沟MOS管Q2和保险丝FUSEl ;所述的P沟MOS管Q2的栅极连接有电阻R3的另一端和NPN型三极管Ql的集电极，漏极与保险丝FUSEl连接，源极与P沟MOS管Q5的漏极连接；所述的外负载LOAD与地之间还串联有电阻R4与电容C3的并联电路；所述的NPN型三极管Ql的发射极接地，基极连接有电阻R1，所述电阻Rl的另一端连接有输出电平OUT-EN与电阻R2，所述的电阻R2接地；所述的电平OUT-EN与高电平SC均与单片机MCU相连。
3.根据权利要求2所述的一种电源输出短路保护电路，其特征在于，所述的P沟MOS管Q5的漏极还连接有电解电容C4的正极，所述的电解电容C4的负极接地。
4.根据权利要求2或3所述的一种电源输出短路保护电路，其特征在于，所述的P沟MOS管Q5的漏极连接有降压IC的输入极，所述的降压IC的接地极接地，输出极连接有电容Cl、电解电容C2、电阻R3和P沟MOS管Q2的源极；所述的电容Cl和电解电容C2另一端接地。
【专利摘要】本实用新型涉及电子电路领域，具体是一种电源输出短路保护电路，它包括前端输入电压DC_IN，电阻R5、电容C5、PNP型三极管Q3、电阻R8、电阻R9、P沟MOS管、电阻R6、电阻R7、电阻R12、NPN型三极管Q6、电阻R10、电阻R11、高电平SC、和外负载LOAD；本实用新型的目的是提供一种电源输出短路保护电路，提高电源短路保护的可靠性和反应速度，更好更快的保护短路时的电源。
【IPC分类】H02H7-10
【公开号】CN204559102
【申请号】CN201520169779
【发明人】涂柏生, 朱锌铧, 熊皓
【申请人】长沙市博巨兴电子科技有限公司
【公开日】2015年8月12日
【申请日】2015年3月25日