一方面保护下面的低压器件，另一方面，从电路角度等效为casecode输入对管结构， 有助于提高前级放大器跨导。前级运放的输出直接驱动高压P型功率管M3,功率管M3通过 起整流作用的二极管Dl输出给电容Cbst充电，产生BST-SW电压。针对输出电压BST随SW周期性切换的特殊情况，该LDO的反馈部分不能采用简单的电阻分压器结构来实现环路控 制，本实用新型采样部分的设计思路为：先输出电压量转换为电流量，然后通过电流镜结构 拷贝该电流，最后再将电流量通过电阻分压器转换为电压量反馈给运放输入端，实现整个 LDO的闭环控制。
[0019] 采样反馈电路实现形式为：通过在BST和SW之间串联电阻Rl和二极管形式链接 的P管M2,将BST-SW电压量转换为电流量，电流镜Ml线性拷贝该电流量，Ml、M2和Rl工 作在高电位状态，拷贝出的电流流过P型高压器件M4和N型高压器件M5实现高低压隔离， 最后通过低压部分的电阻分压器流回地，同时产生相应的电压，反馈给运放输入端，构成闭 环。M5有两点关键作用：一方面，把M5源端电位嵌为在VCC-Vth以下，另一方面，M5工作在 深度线性区，漏端电压近似跟随源端电压，从BST到地的大部分电压降由M4分去。另外，高 压器件寄生电容比较明显，M4的栅漏寄生电容Qm在SW切换时会有较强的电容耦合效应， 使得M5漏端电压Vd4在SW为高和低时有明显区别。如图2所示，SW向上跳变时，VD4有向 上的短暂尖峰跳变，然后逐渐下降至V2d4(2. 4V基准）附近，同样的，SW向下跳变时，Vd4有向 下的短暂尖峰跳变，然后逐渐上升至V2d4附近。
[0020] 如图1所示，在电路中增加滤波电容Cl可以解决Vd4出现尖峰跳变的问题。Cl和 Qm等效串联在SW和GND之间，根据电容串联分压原理可知，只要保证Cl的电容值比CeD4 电容值大一定值（两个数量级），就可以充分过滤掉Vd4尖峰电压。添加滤波电容Cl之后， Vd4随SW变化示意图如图3所示，尖峰电压被滤掉，但是，对应SW分别为高和低时，VD4也会 出现相对的高低两种状态。
[0021] 本电路的LDO并不是持续给负载端提供电流，而是根据SW的切换，阶段性输出电 流。在SW等于地电位时，LDO正常工作，二极管Dl正向导通，给负载大电容Cbst充电，在SW 等于输入电压IN时，BST电压比IN高5V，输出电压高于输入电压，LDO不工作，同时二极管 Dl反向截止防止电流从BST流向IN，负载大电容Cbst给其他负载提供电流。在SW周期性 切换时，保证BST-SW维持在5V的前提是每个周期内Cbst的充电等于放电，否则，BST-SW就 会欠充或者过充。在该电路实际应用时，BST-SW会有较为明显的过充现象，如果不加以保 护，很可能过压损坏后级负载电路。
[0022] 为解决BST-SW的过充问题，本实用新型采用过压保护电路。
[0023] 如图1所示，在不考虑寄生电容Cra4情况下，采样反馈电路中电阻R2、R3两端的电 压差能够线性跟随BST-SW变化，设R2两端的电压差为Vk2，满足以下等式：
【主权项】
1. 一种DC-DC升压模块过压保护电路，其特征在于，包括PMOS管M1-M4、M13-M15, NMOS 管M5-M12,电容CU C2、CBST、CeD4，电阻R1-R5,二极管Dl以及比较器CMP ; PMOS管M14和PMOS管M13的源极接信号输入端，PMOS管M14和PMOS管M13的栅极共 接于PMOS管M14的漏极和NMOS管Mll的漏极，PMOS管M13的漏极与NMOS管M12的漏极 相连，NMOS管Mll和NMOS管M12的栅极接正电压，NMOS管Mll的源极与NMOS管M9的漏 极相连，NMOS管M12的源极与NMOS管MlO的漏极相连，NMOS管MlO的栅极接2. 4V基准， NMOS管M9和NMOS管MlO的源极共接于NMOS管M8的漏极，NMOS管M8和NMOS管M7的栅 极接偏置电压，NMOS管M8和NMOS管M7的源极接公共地端，NMOS管M7的漏极与NMOS管 M6的源极相连，NMOS管M6的漏极共接于电阻R4的一端和PMOS管M15的栅极，电阻R4的 另一端和PMOS管M15的源极接信号输入端，PMOS管M15的漏极共接于PMOS管M13的漏极、 NMOS管M12的漏极以及PMOS管M3的栅极，PMOS管M3的源极接信号输入端，PMOS管M3的 漏极与二极管Dl的正极相连，二极管Dl的负极共接于PMOS管Ml的源极和PMOS管M2的 源极，PMOS管Ml和PMOS管M2的栅极共接于PMOS管Ml的漏极和电阻Rl的一端，电阻Rl 的另一端与PMOS管M4的栅极相连，PMOS管M4的源极与PMOS管M2的漏极相连，PMOS管 M4的漏极与NMOS管M5的漏极相连，NMOS管M5的栅极接正电压，NMOS管M5的源极共接于 NMOS管M9的栅极和电阻R3的一端，电阻R3的另一端与电阻R2的一端和电阻R5的一端相 连，电阻R2的另一端接公共地端，电阻R5的另一端接比较器CMP的第一输入端，比较器CMP 的第二和第三输入端分别接第一参考电压和第二参考电压，比较器CMP的输出端与NMOS管 M6的栅极相连，电容Cbst连接在二极管Dl的负极和PMOS管M4的栅极之间，并在两端产生 BST-SW电压；电容C ra4连接在PMOS管M4的栅极和漏极之间，电容Cl连接在NMOS管M5的 源极和公共地端之间，电容C2连接在比较器CMP的第一输入端和公共地端之间。
【专利摘要】本实用新型公开了一种DC-DC升压模块过压保护电路，包括PMOS管M1-M4、M13-M15，NMOS管M5-M12，电容C1、C2、CBST、CGD4，电阻R1-R5，二极管D1以及比较器CMP。本实用新型通过外接的片外大电容和LDO结构产生一个可以周期性切换的升压电源BST，同时线性采样BST-SW电压变化情况，通过一个迟滞比较器和相关控制电路，实现对BST-SW的过压保护。本实用新型可以广泛应用于N型MOSFET功率管的DC-DC设计方案中，电路架构简单，工艺易于实现，降低了DC-DC变换器的使用成本，安全可靠。
【IPC分类】H02M3-07, H02H7-12
【公开号】CN204578362
【申请号】CN201520220839
【发明人】朱波, 李海著, 董春波, 陈雁
【申请人】无锡新硅微电子有限公司
【公开日】2015年8月19日
【申请日】2015年4月13日