专利名称：用于数据处理单元的频率判定电路的制作方法
技术领域：
本发明涉及到一种频率判定电路，它用于判定时钟信号频率是高于还是低于预定的参考频率，以及涉及到根据频率判定电路的结果用于限制数据处理电路工作的数据处理单元。本专利申请是基于日本专利申请No.245837/2000。
背景技术：
现在，许多种类型的数据处理单元用在各种类型的应用中，这样的数据处理单元利用提供在其中的数据处理电路实现各种类型的数据处理操作。一般来讲，数据处理单元根据一个时钟信号来执行数据处理操作。一个处理故障，或者一个相似的错误，可能发生在时钟信号频率偏离了容许的范围时。
考虑到这个问题，一些数据处理单元都有一个频率判定电路，它用于当时钟信号频率偏离容许的范围之前来停止该数据处理电路。该频率判定电路判定时钟信号频率是高于还是低于预定的参考频率。
例如，这样的频率判定电路公开在日本公开专利公报平10-288635或者日本公开专利平11-134605中。现在将参考图1和图2A到2C描述日本公开专利公报平10-288635中描述的频率判定电路。
参考图1，频率判定电路100包括从外部输入电源电压的电源端101，包括从外部输入时钟信号的时钟端102，以及包括保持接地电位的地端103。该频率判定电路100还包括开关晶体管104。
尤其是，时钟端102连接到开关晶体管104的栅极，而电源端101连接到源极。电阻元件105，电容器元件106和反相器107连接到开关晶体管104的漏极电极。电阻元件105的另外一端和电容器元件106的另一端都连接到接地端103。
电阻元件105和电容器元件106一起形成一个延迟电路。该电容器元件106根据一个预定时间常数利用电源电压连续地充电和放电。根据一个预定的阀值电压Vthl，反相器107基于输入电压是高于还是低于该阀值电压Vthl而产生二进制的输出。
频率判定电路100判定外部输入时钟信号的频率是高于还是低于预定的参考频率。尤其是，当开关晶体管104由时钟信号接通(ON)时电容器元件106充电而当它关断(OFF)时放电。
因为储存在电容器元件106中的电位是到反相器107的输入电压，所以二进制输出是根据储存在电容器元件106中的电位是高于还是低于反相器107的阀值电压Vthl来转换的。如图2A到2C中描绘，如果时钟信号频率低于预定参考频率，则电容器元件106中储存的电位通过反相器107的阀值电压。如果时钟信号频率高于预定参考频率，则电容器元件106储存的电位保持高于反相器107的阀值电压。
因此，如果时钟信号频率低于预定参考频率，反相器107的二进制输出是周期性地转换。另外，如果时钟信号频率高于参考频率，则输出是稳定的(即，不-转换)。因此，通过利用一个预定电路(没有显示)来监视频率判定电路100的二进制输出是能够判定时钟信号频率是低于还是高于预定参考频率的。
上述频率判定电路100将电容器元件106储存的电位与反相器107的阀值电压进行比较，根据预定时间常数，电容器利用反相器107的阀值电压与时钟信号同步连续地充电和放电。因此，就可能判定时钟信号频率是低于还是高于参考频率。
然而，频率判定电路100的电源电压可以变化。这种电源电压的变化引起反相器107的阀值电压也同样变化，从而降低了确定时钟信号具有低频率或者高频率的判定精度。
此外，周围温度的变化也能引起频率判定电路100的反相器107阀值电压变化，从而降低判定精度。由于电阻元件104和电容器元件106的制造误差引起时间常数的变化也可能降低判定精度。
本发明已经考虑到上述问题，并且提供至少一频率判定电路，即使当电源电压与周围温度或者其中之一变化时，该频率判定电路的时钟信号判定精度也不会降低。本发明还提供一个数据处理单元用于根据频率判定电路的判定结果来限制数据处理电路的工作。
发明内容
在本发明的一个实施例中，频率判定电路包括频带间隙调整器电路，电容器元件，开关晶体管，比较器电路和高/低判定电路。电源电压和时钟信号被输入到该电路。
在本发明频率判定电路的一个实施例中，提供给电容器元件的电源电压是由开关晶体管根据时钟信号来接通或关断(ON/0FF)的。该电容器元件利用电源电压充电并且根据时钟信号放电。频带间隙调整器电路从电源电压产生一个恒定的参考电压，而比较器电路将频带间隙调整器电路的参考电压与电容器元件储存的电压进行比较。高/低判定电路根据比较器电路的输出信号确定该时钟信号频率是高于还是低于预定参考频率。因此，确定时钟信号频率是低还是高都不使用由于电源电压与周围温度或者其中之一的变化会引起其阀值电压变化的反相器元件。
在本发明频率判定电路的另外一个实施例中，提供给电容器元件的电流由恒流电路根据频带间隙调节器电路的参考电压保持恒定。这将保持电容器元件用电源电压充电的速率。
在本发明中还有另外一个实施例，降低电压电路将从频带间隙调整器电路提供到常数电流电路的参考电压值降低到一预定电压。这将扩大恒流电路的最低工作电压范围。
在本发明中还有另外一个实施例，电流调整电路调整恒流电路的电流量。因此，由于制造误差引起的恒定电流电路的任何输出误差都可以通过电流调整电路来调整。
本发明的数据处理单元包括电压产生装置，时钟产生装置，数据处理电路，操作控制装置，和本发明的频率判定电路。在本发明的第一数据处理单元中，电压产生装置产生电源电压，而时钟产生装置产生时钟信号。具有电源电压和时钟信号输入的数据处理电路执行数据处理操作。应注意，因为该电源电压和时钟信号输入给本发明的频率判定电路，所以该频率判定电路可以判定时钟信号频率是高于还是低于预定参考频率。工作控制装置根据判定结果来限制数据处理电路的工作。例如，当钟信号频率超过该参考频率时，该数据处理电路被停止工作。
在本发明的第二数据处理单元中，时钟信号不是产生在内部，但它是通过时钟输入端从外部输入的。例如，如上面描述的参考频率被设置为在使用该频率时数据处理电路不会出现错误时的一限制预定频率。
在本发明的数据处理单元另外一个实施例中，提供两个频率判定电路。一个频率判定电路判定时钟信号频率超过预定上限频率的增加量，而另外一个判定低于预定下限频率的降低量。当时钟信号频率增加量超出上限频率或者降低量低于下限频率时，工作控制装置限制数据处理电路工作。因此，当信号频率偏离正常范围时数据处理电路的工作被限制。
在本发明的数据处理单元另外一个实施例中，两个频率判定电路中的一个用来根据低定时判定时钟信号频率超过参考频率的增加量，而另外一个根据高定时进行判定。当分别根据低定时和高定时确定的时钟信号频率任何一个超过参考频率时，工作控制装置限制该数据处理电路的工作。因此，当时钟信号的负载额定值偏离正常范围时，该数据处理电路的工作被限制。
对于本发明所使用的各种类型的装置，每个装置可以是只要能够提供实现该功能的任何装置，例如可以是专用的硬件，可以是一台通过程序装备有合适功能的计算机，可以是在一台计算机中通过一个适当程序所实现的功能，或它们的任何组合。
在下面参照附图的描述中，本发明的上述和其他目的，优点和特点将更明显。
图1是举例说明一个常规频率判定电路的内部结构的电路图；图2A到2C是举例说明常规频率判定电路的各个部分的信号波形的时序图；图3是举例说明根据本发明的一个实施例的频率判定电路内部结构方框图；图4是举例说明数据处理单元的内部结构方框图；
图5是举例说明频带间隙调整器电路的内部结构电路图；图6是举例说明降低电压电路的内部结构电路图；图7是恒流电路的内部结构电路图；图8是频率检测电路的内比结构电路图；图9是高/低判定电路的电路图；以及图10A到10F是举例说明频率判定电路的各个部分信号的时序图。
具体实施方案现在将参考图3-10描述本发明的一个实施例。注意，本实施例的中的与上面描述的常规例子中相同的元件用相同的术语表示。所以，在下面将不提供详细的描述。
如图4中的描绘说明，根据本发明，数据处理单元200包括作为电压产生装置的电源电路201，作为时钟产生装置的时钟产生电路202，数据处理电路203，频率判定电路204，工作控制电路205，而且预定的数据处理操作是通过数据处理电路203来完成的。
电源电路201产生电源电压VDD并且通过馈线端提供该电压给各个电路202到205。时钟产生电路202包括石英振荡器(没有显示)，其产生频率在确定预定范围之内的时钟信号CLK。时钟产生电路202提供该时钟信号CLK给数据处理电路203和频率判定电路204。
数据处理电路203包括一台具有预定处理程序实现的微型计算机。电压VDD和时钟信号CLK都是从其外部输入的。当处理数据从外部输入时，数据处理电路203执行一个预定的数据处理操作，并且向外部输出由于处理操作产生的处理数据。
频率判定电路204判定时钟信号CLK的频率是高于还是低于参考频率。工作控制电路205接收频率判定电路204的输出。当频率判定电路204判定时钟信号CLK的频率高于参考频率时，数据处理电路203的工作暂时停止。
参考图3，该频率判定电路204包括频带间隙调整器电路211，包括降低电压电路212，包括恒流电路213，包括电流调整电路214，包括频率检测电路215，以及包括高/低判定电路216。
参考图5，频带间隙调整器电路211包括第一到第五晶体管元件221到225，包括第一和第二电阻元件226和227，以及包括两极管228。频带间隙调整器电路211从电源电压VDD产生一个恒定参考电压BGR_OUT。
尤其是，该频带间隙调整器电路211包括电流镜电路。连接到输出端的第二电阻元件227和两极管228的温度特性得到消除，而且基于电源电压VDD的相关性是低的。因为在输出电压大约是1.3V时，频带间隙调整器电路211的温度相关性和电源相关性通常被最小化，所以在本实施例中该频带间隙调整器电路211配置为产生大约1.3V的参考电压BGR_OUT。
参考图6，降低电压电路212包括差分放大器231，晶体管232，和一对电阻元件223和234。降低电压电路将由频带间隙调整器电路211提供的参考电压BGR_OUT降低到一预定电压。尤其是，电阻元件233和234的电阻值R3和R4设置为实际上彼此相等。降低电压电路212将大约1.3V的参考电压BGR_OUT降低到约为该值一半的第二参考电压HALF，即，大约0.65V。
参考图7，恒定电流电路213包括差分放大器241，第一，第二和第三晶体管元件242到244，以及可变的电阻器245。恒流电路213向外部输出电源电压VDD，同时根据来自减低电路212提供的第二参考电压HALF保持恒定的电流量为I2。
尤其是，电源电压VDD的电流量I1通过第二晶体管元件243传导到可变电阻器245，其相等于I1＝HALF/R5(即，第二参考电压HALF和可变电阻器245的电阻值R5)。由第三晶体管元件244传导给频率检测电路215的电源电压VDD的电流量I2是恒定的。根据电流量I1的电流量I2在由第二/第三晶体管元件243和244构成的电流镜电路的比例是常量。
电流调整电路214包括，例如，电可擦除可编程的只读存储器芯片(EEPROM)(没有显示)。可变电阻器245的电阻值R5根据设置数据是可变的，以致于调整由恒流电路213的电源电压VDD输出为一预定电流量。
参考图8，频率检测电路215包括电容器元件251，开关晶体管252和比较器电路253。电容器元件251利用由恒流电路213保持恒定电流量的电源电压VDD来充电。
应注意，该开关晶体管252根据时钟信号CLK轮流切换提供给电容器元件251的电源电压VDD。当提供的电源电压VDD由开关晶体管252转换为接通(ON)时，电容器元件251放电已充电的电压。
与上面描述的时钟信号同步地进行的电容器元件251的充电和放电按照预定时间常数完成。因此，正如图10A所示，如果时钟信号CLK的频率低于参考频率，储存在电容器元件251的电位改变。尤其是，储存电容器元件251的电位在储存电位低于频带间隙调整器电路211的参考电压BGR_OUT的一种状态与储存电位高于参考电压BGR_OUT的状态之间变化。这个在图10B中图解示出。然而，如果时钟信号CLK的频率高于参考频率，储存在电容器元件251的电位保持在一种其低于频带间隙调整器电路211的参考电压BGR_OUT的状态。
比较器电路253将频带间隙调整器电路211的参考电压BGR_OUT与储存在电容器元件251的电压进行比较。如上所述，根据时钟信号CLK是高还是低，储存在电容器元件251的电位在两种状态之间转换，一种状态是在高于和低于频带间隙调整器电路211的参考电压BGR_OUT之间改变，另一种状态是保持低电位。因此，在图10C中比较器电路253的二进制输出COMPOA变化。
参考图9，高/低判定电路216包括反相器261和二进制计数器262和263。高/低判定电路216判定时钟信号CLK的频率是高于还是低于参考频率。正如图10D到10F图解说明，高/低判定电路216输出判定结果OUT给工作控制电路205。
参考图4，本发明的数据处理单元200中，电源电路201产生电源电压VDD而时钟产生电路202产生时钟信号CLK。数据处理电路203接收电源电压VDD和时钟信号CLK，并且该数据处理电路203执行预定的数据处理操作。
该电源电压VDD和时钟信号CLK还输入到频率判定电路204。因此，频率判定电路204总是判定时钟信号CLK的频率是高于还是低于参考频率。当该时钟信号频率高于参考频率时，工作控制电路205停止数据处理电路203。
尤其是，在频率判定电路204中，大约1.3V的参考电压BGR_OUT是由频带间隙调整器电路211从电源电压VDD产生的。该参考电压BGR_0UT由降低电压电路212减小到大约0.65V的第二参考电压HALF。
然后，恒流电路213提供该电源电压VDD给频率检测电路215，同时根据第二参考电压HALF保持恒定的电流量。所以，在频率检测电路215中，在电容器元件251利用电流量保持常量的电源电压VDD充电的同时，提供给电容器元件251的电源电压VDD由开关晶体管252轮流接通或断开(ON/OFF)。该开关晶体管是由时钟信号CLK轮流接通或断开(ON/OFF)。
因此，如果时钟信号CLK的频率低于预定参考频率(在图10A中图解说明)，储存在电容器元件251的电位在低于频带间隙调整器电路211的参考电压BGR_OUT的一种状态与高于该参考电压BGR_OUT的状态之间变化，如图10B中所描绘。然而，如果时钟信号CLK的频率高于该参考频率，则储存在电容器元件251的电位保持在低于带宽调整器电路211的参考电压BGR_OUT的状态。
储存在电容器元件251中的电压由比较器电路253将其与频带间隙调整器电路211的参考电压BGR_OUT进行比较。如图10C图解所示，比较器电路253的二进制输出COMPOA提供给高/低判定电路216。
如图10D到10F中的图解说明，该高/低判定电路216判定时钟信号CLK的频率是高于还是低于参考频率，并且输出该判定结果OUT给工作控制电路205。然后，工作控制电路205，当根据高/低判定电路216的判定结果OUT检测到时钟信号CLK频率高于参考频率时，就停止数据处理电路203。而当时钟信号CLK的频率返回到低于参考频率值时工作控制电路205恢复数据处理电路203的工作。
在数据处理单元200中，频率判定电路204判定时钟信号CLK的频率是否高于参考频率。根据判定的结果数据处理电路203的工作暂时停止。因此，这可能避免当时钟信号有一个异常高的频率时数据处理电路203发生故障。
此外，在频率判定电路204中，频带间隙调整器电路211从电源电压VDD产生恒定参考电压BGR_OUT。比较器电路253将该恒定参考电压BGR_OUT与储存在电容器元件251的电压进行比较。如上所述，电容器元件251利用电源电压充电并且与时钟信号CLK同步进行放电。所以，能够判定时钟信号CLK的频率是高于还是低于参考频率。
因此，可以不使用具有由电源电压VDD与/或周围的温度的变化而造成阀值电压变化的反相器元件来确定时钟信号CLK的频率是低还是高都。因此，即使在电源电压与周围的温度或者它们之一变化时，也能够高精度地判定时钟信号CLK的频率是高还是低。
此外，根据频带间隙调节器电路211的参考电压BGR_OUT，提供给电容器元件251来自电源电压VDD的电流量由恒流电路213保持恒定。这使其能够保持在恒定的速率利用电源电压VDD对电容器元件251充电，从而更进一步改良判定精度。
此外，电流调整电路214调整恒流电路213的电流量。由于制造误差等导致的恒流电路213的任何输出误差，也可以由电流调整电路214来调整，从而更进一步改善精度。此外，降低电压电路212将来自频带间隙调整器电路211提供给恒流电路213的参考电压BGR_OUT降低到一个预定电压。这使其能够扩大恒流电路213的最低工作电压范围。
本发明没有限制到上面描述的实施例，而且对于不违背本发明精神的各式各样的修改都是可以的。例如，数据处理单元200利用单一频率判定电路204，判定是否存在超过预定上限频率的时钟信号CLK频率的增加。如果检测到一个增加，工作控制电路205根据判定暂时停止数据处理电路203工作。
替代地，能够由如上所述的频率判定电路204判定时钟信号CLK的频率低于下限频率的降低量，以致于通过工作控制电路205来暂时停止数据处理电路203。此外，可以用两个频率判定电路来判定时钟信号信号超过上限频率的增加量以及低于下限频率的降低量。工作控制电路205根据两个判定来暂时停止数据处理电路203。
虽然时钟信号CLK的频率超过参考频率的增加量是根据上面实施例中已经描述的低定时判定的，替代地，这也可能根据高定时进行判定。此外，超过参考频率的时钟信号频率可以分别地根据低定时和高定时利用两个频率判定电路单独地进行判定。当时钟信号的占空比偏离正常范围时，工作控制电路205就停止数据处理电路203。
正如上面实施例描述的，在数据处理单元200中提供的用于内部产生电源电压的电源电路201是作为电压产生装置。替代地，可以提供从外部输入电源电压的电压输入端当作数据处理单元200中的电压产生装置。
类似地，正如上面实施例描述的，在数据处理单元200中提供的用于内部产生时钟信号的时钟产生电路202作为时钟产生装置。替代地，可以提供一个从外部输入时钟信号的时钟输入端当作数据处理单元200中的时钟产生装置。
在本发明的频率判定电路中，提供给电容器元件的电源电压是根据时钟信号由开关晶体管轮换接通或断开(ON/OFF)的。该电容器元件利用电源电压充电并且根据时钟信号放电。频带间隙调整器电路从外部输入的电源电压产生一个恒定参考电压。比较器电路将频带间隙调整器电路的参考电压与储存在电容器元件的电压进行比较。根据比较器电路的输出信号，高/低判定电路判定时钟信号频率是高于还是低于预定的参考频率。这使得即使在电源电压与周围的温度或者它们之一变化时也可能判定具有低频率或者高频率的时钟信号。
此外，根据频带间隙调节器电路的参考电压，恒流电路保持提供给电容器元件的电源电压的电流量恒定。这能够保持用电源电压充电电容器的速率为恒定，从而改善确定时钟信号具有低的频率还是高的频率时的判定精度。
此外，降低电压电路将从频带间隙调整器电路提供到恒流电路的参考电压降低到一个预定电压，使其能够扩大恒流电路的最小工作电压的范围。
此外，电流调整电路调整恒流电路的电流量，使其能够通过电流调整电路来调整由于制造误差等等引起的恒流电路的输出误差。这更进一步改进判定时钟信号具有低的频率还是高的频率的判定精度。
在本发明的第一数据处理单元中，电压产生装置产生电源电压而时钟产生装置产生时钟信号。电源电压和时钟信号被输入的数据处理电路执行一个数据处理操作。频率判定电路判定该时钟信号频率是高于还是低于参考频率。根据判定结果工作控制装置限制数据处理电路的操作。这使得能够在时钟信号频率变得不正常时就停止数据处理电路。
在本发明的第二数据处理单元中，电压产生装置产生电源电压而时钟信号是从外部通过时钟输入端输入的。对于电源电压和时钟信号都是从外部输入的数据处理电路执行数据处理操作。频率判定电路判定该时钟信号频率是高于还是低于参考频率。工作控制装置根据判定结果限制数据处理电路的工作。这使其能够当时钟信号频率变得不正常时停止数据处理电路。
在本发明数据处理单元的另一实施例中，提供两个频率判定电路。一个频率判定电路判定是否存在时钟信号频率超过预定上限频率的增加量，而另外一个频率判定电路用于判定是否存在时钟信号频率低于预定下限频率的降低量。当时钟信号频率的增加超出上限频率和时钟信号频率降低低于下限频率两者发生时，工作控制装置限制数据处理电路的工作。这使其能够在时钟信号频率偏离正常范围时停止数据处理电路。
两个频率判定电路的一个根据低定时来判定是否时钟信号频率超过参考频率，而另一个频率判定电路根据高定时进行判定。当任何一个时钟信号的频率被判定超过参考频率时，根据低定时和高定时工作控制装置限制数据处理电路的工作。这使其能够在时钟信号的负载额定值偏离正常范围时停止数据处理电路。
本发明没有限制到上面所述的实施例，而且在没有脱离本发明的精神和范围的情况下是能够做出很多的修改的。参考附图，如上所述，频率判定电路仅是本发明的可仿效的实施例，本发明的范围没有限制为这些特殊的实施例。因此，其它可以使用的结构上的改进并没有脱离本发明的权利要求所确定的本发明的精神和范围。
权利要求
1.一个频率判定电路，其中包括从电源电压产生一恒定参考电压的频带间隙调整器电路；利用所述电源电压充电和响应一时钟信号放电的电容器；将储存在所述电容器的电压与所述频带间隙调整器电路的所述恒定参考电压进行比较的比较器电路；以及高/低判定电路，它根据所述比较器电路的输出信号判定所述时钟信号的频率是高于还是低于一预定参考频率，并且输出判定结果。
2.根据权利要求1所述的频率判定电路，其特征在于还包括并联连接在所述比较器的输入端与源电压之间的所述电容器的开关晶体管，它响应所述时钟信号实现所述电容器的充电和放电。
3.根据权利要求1所述的频率判定电路，其特征在于还包括对所述电容器提供所述电源电压同时对所述电容器保持一基本恒定电流的恒流电路。
4.根据权利要求3所述的频率判定电路，其特征在于所述基本恒定电流是响应所述频带间隙调整器电路的所述恒定参考电压来判定的。
5.根据权利要求4所述的频率判定电路，其特征在于还包括一降低电压电路，它将从所述频带间隙调整器电路提供给所述恒流电路的所述恒定参考电压减小到一预定电压。
6.根据权利要求5所述的频率判定电路，其特征在于还包括调整所述恒流电路的所述基本恒定电流的电流调整电路。
7.一个数据处理单元，其中包括提供电源电压的电压产生器；提供时钟信号的时钟产生器；第一频率判定电路，所述频率判定电路包括从所述电源电压产生一恒定参考电压的频带间隙调整器电路；利用所述电源电压充电和响应所述时钟信号放电的电容器；将储存在所述电容器的电压与所述频带间隙调整器电路的所述恒定参考电压进行比较的比较器电路；高/低判定电路，它根据所述电容器电路的输出信号判定所述时钟信号是高于还是低于一预定参考频率，并且输出判定结果；执行数据处理操作的数据处理电路，所述时钟信号和所述电源电压被输入到该电路；以及响应所述判定结果限制所述数据处理电路的工作控制器。
8.根据权利要求7所述的数据处理单元，其特征在于所述第一频率判定电路还包括与在所述比较器的输入端和源电压之间的电容器并联连接的开关晶体管，它响应所述时钟信号实现所述电容器的充电和放电。
9.根据权利要求7所述的数据处理单元，其特征在于所述第一频率判定电路还包括对所述电容器提供所述电源电压同时对所述电容器保持基本恒定电流的恒流电路。
10.根据权利要求9所述的数据处理单元，其特征在于所述基本恒定电流是响应所述频带间隙调整器电路的所述恒定参考电压来判定的。
11.根据权利要求10所述的数据处理单元，其特征在于所述第一频率判定电路还包括一降低电压电路，它将从所述频带间隙调整器电路提供给所述恒流电路的所述恒定参考电压减小到一预定电压。
12.根据权利要求11所述的数据处理单元，其特征在于所述第一频率判定电路还包括一个调整所述恒流电路的所述基本恒定电流的电流调整电路。
13.根据权利要求7所述的数据处理单元，其特征在于所述第一频率判定电路判定所述时钟信号频率超过一预定上限频率的增加量；所述数据处理单元还包括第二频率判定电路，它判定所述时钟信号频率低于一预定下限频率的减小量；以及当所述时钟信号频率超过上限频率或者所述时钟信号频率低于下限频率时，所述工作控制器限制所述数据处理电路。
14.根据权利要求7所述的数据处理单元，其特征在于所述第一频率判定电路根据一低定时判定所述时钟信号频率是高于还是低于所述预定参考频率；所述数据处理单元还包括第二频率判定电路，它根据一高定时判定所述时钟信号频率是高于还是低于所述预定参考频率；以及当根据低定时或者高定的任何一个判定所述时钟信号的频率超过所述预定参考频率时，所述工作控制器限制所述数据处理电路。
15.一个频率判定电路，其中包括从电源电压产生一恒定参考电压的频带间隙调整装置；利用所述电源电压充电和响应一时钟信号放电的电容装置；将储存在所述电容装置的电压与所述频带间隙调整器电路的所述恒定参考电压进行比较的比较装置；以及根据所述比较装置的输出信号判定所述时钟信号的频率是高于还是低于一预定参考频率，并且输出一判定结果的高/低判定电路。
16.根据权利要求15所述的频率判定电路，其特征在于还包括与在所述比较装置输入端与源电压之间的所述电容装置并联连接的开关装置，它响应所述时钟信号实现所述电容装置的充电和放电。
17.根据权利要求15所述的频率判定电路，其特征在于还包括用于向所述电容装置提供所述电源电压同时对所述电容装置保持基本恒定电流的恒流装置。
18.根据权利要求17所述的频率判定电路，其特征在于所述基本恒定电流是响应所述频带间隙调整装置的所述恒定参考电压来判定的。
19.根据权利要求18所述的频率判定电路，其特征在于还包括降低电压装置，它将从所述频带间隙调整装置提供给所述恒流装置的所述恒定参考电压减小到一预定电压。
20.根据权利要求19所述的频率判定电路，其特征在于还包括用于调整所述恒流装置的所述基本恒定电流的电流调整装置。
21.一个数据处理单元，其中包括提供电源电压的电压产生装置；提供时钟信号的时钟产生装置；第一频率判定装置，所述频率判定装置包括从所述电源电压产生一恒定参考电压的频带间隙调整装置；利用所述电源电压充电和响应所述时钟信号放电的电容装置；将储存在所述电容装置的电压与所述恒压装置的所述恒定参考电压进行比较的比较装置；高/低判定装置，它根据所述比较装置的输出信号判定所述时钟信号是高于还是低于一预定参考频率，并且输出判定结果；执行数据处理操作的数据处理装置，所述时钟信号和所述电源电压被输入到该装置；以及响应所述判定结果限制所述数据处理装置的工作控制装置。
22.根据权利要求21所述的数据处理单元，其特征在于所述第一频率判定装置还包括与在所述比较装置的输入端与源电压之间的所述电容装置并联连接的开关装置，它响应所述时钟信号实现所述电容装置的充电和放电。
23.根据权利要求21所述的数据处理单元，其特征在于所述第一频率判定装置还包括向所述电容器提供所述电源电压同时保持基本恒定电流给所述电容装置的恒流装置。
24.根据权利要求23所述的数据处理单元，其特征在于所述基本恒定电流是响应所述频带间隙调整装置的所述恒定参考电压来判定的。
25.根据权利要求24所述的数据处理单元，其特征在于所述第一频率判定装置还包括降低电压装置，用于将从所述频带间隙调整装置提供给所述恒流装置的所述恒定参考电压减小到一预定电压。
26.根据权利要求25所述的数据处理单元，其特征在于所述第一频率判定装置还包括调整所述恒流装置的所述基本恒定电流的电流调整装置。
27.根据权利要求21所述的数据处理单元，其特征在于所述第一频率判定装置判定所述时钟信号频率超过预定上限频率的增加量；所述数据处理单元还包括第二频率判定装置，它判定所述时钟信号频率低于预定下限频率的减小量；以及当所述时钟信号频率超过上限频率或者所述时钟信号频率低于下限频率时，所述工作控制装置限制所述数据处理装置。
28.根据权利要求21所述的数据处理单元，其特征在于所述第一频率判定装置根据低定时判定所述时钟信号频率是高于还是低于所述预定参考频率；所述数据处理单元还包括第二频率判定装置，它根据高定时判定所述时钟信号频率是高于还是低于所述预定参考频率；以及当根据低定时或者高定的任何一个判定所述时钟信号的频率超过所述预定参考频率时，所述工作控制装置限制所述数据处理装置。
全文摘要
本发明提供一种具有高精度的频率判定电路,以便判定时钟信号的频率是高于还是低于参考频率。由开关晶体管根据时钟信号的控制,用电源电压循环地对电容器元件充电和放电。比较器电路将由频带间隙调整器电路从电源电压产生的恒定参考电压与储存在电容器元件中的电压进行比较。高/低判定电路根据比较器电路的输出信号判定时钟信号频率是高于还是低于预定参考频率。这使其能够精确地判定时钟信号具有低频率还是高频率。
文档编号H03K5/19GK1340717SQ0112420
公开日2002年3月20日 申请日期2001年8月14日 优先权日2000年8月14日
发明者齐藤浩文 申请人:日本电气株式会社