专利名称：电流镜像电路的制作方法
技术领域：
本实用新型涉及一种电流镜像电路(Current Mirror Circuit)，尤其是涉及一种在锁相环路(Phased-locked Loop Circuit)中对电流镜像电路的可控制性与精密性的改进。
背景技术：
锁相环路一般如图1所示，将某种频率信号fin送入一除法器11，使其被除以M倍成为fin/M，然后送入相频检测器(PhaseFrequency Detector)12。
相频检测器12另输入一回授的信号fr，fr的频率与fin/M的频率相同，是一种经过处理的参考信号，用以调整fin/M的相位。如果fin/M的相位超前于fr，则相频检测器12将产生一UP脉冲信号；如果fin/M的相位落后于fr，则相频检测器12将产生一DN脉冲信号。
UP脉冲信号或DN脉冲信号送入一充电电路(ChargePump)13，产生对应的电压Vctrl，送入一低通滤波器14。
低通滤波器14的输出Vo则送入一电压控制振荡器(VCO---Voltage Controlled Oscillator)15，产生的振荡信号送入一预先定标器(Prescaler)16，经过整形处理后的振荡信号fo送入一除法器17以产生所需的精确频率fout。
fo另输入一除法器18，使其被除以N倍后成为fr，送入相频检测器12，fr的频率与fin/M的频率相同。
图2所示为一种改进的锁相环路，将锁相环路低通滤波器14的输出Vo送入一NMOS MN1的栅极，MN1一端接上一电阻器R1后接地，另一端与一PMOS MP1相连后接上Vcc，MP1的栅极连上MP1及MN1的接点，如图所示，于是在MP1的栅极产生信号VM。
VM为一电压信号，同时送入后面电压控制振荡器中PMOSMP2、MP3、MP4、MP5、MP6的栅极，PMOS MP2、MP3、MP4、MP5、MP6的一端均接上Vcc，另一端则分别接上反相器21、22、23、24、25的控制端，反相器21、22、23、24、25如图所示首尾相连。MP6的输出送入一放大器26，放大器26的输出则送入一多任务器27。多任务器27的另一输入端可接受一数字资料DATA经一数字模拟转换器28而得的电压信号。多任务器27有两个选择开关S1与S2，可选择放大器26或数字模拟转换器28的输出，作为CC1信号而同时送入PMOS MP7、MP8、MP9、MP10、MP11的栅极。MP7、MP8、MP9、MP10、MP11的一端各经一电容器C1、C2、C3、C4、C5而接往Vcc，另一端则分别接到反相器21、22、23、24、25的输出点a、b、c、d、e处，因此分别在各反相器的输出端a、b、c、d、e处产生频率相同而相位不同的振荡信号。
CC1的电压大小可影响PMOS MP7、MP8、MP9、MP10、MP11的源极与漏极间信道的开闭程度，因此影响信道的电流于是使a、b、c、d、e处的信号频率受CC1的电压影响而可以调整，因为电压的变化是连续性的，因此可以连续地调整信号频率。
CC1信号可选自于放大器26或数字模拟转换器28的输出，如果选择放大器26的输出，即为上述VM的影响，如果选择数字模拟转换器28的输出，则是由外界提供精确的数字信号DATA而调整a、b、c、d、e处的信号频率。
因为MP1、MP2、MP3、MP4、MP5、MP6的栅极都连在一起，所以流过MP1、MP2、MP3、MP4、MP5、MP6的电流都是相同的，这是典型的电流镜像电路。
尤其值得注意的是，图2所示电路中VM的电压受到MP1和电阻器R1的影响，因此是固定的，无法调整，且流过MP1、MP2、MP3、MP4、MP5、MP6的电流也无法调整。
实用新型内容为克服现有技术的缺陷，本实用新型的目的是提供一种电流镜像电路，在一种锁相环路的电压控制振荡器中，MOS组件被用于在电流镜像电路前级的控制电路中代替一固定电阻器，以控制锁相环路中相关MOS组件的镜像电流，从而控制锁相环路的工作频率。
为实现上述目的，本实用新型提供一种电流镜像电路，该电路具有多个平行排列的MOS组件，在分别以相同电流驱动相同电路的情况下，每个MOS组件的栅极相连；一平行排列的引发相同电流的MOS组件，其用来引发该多个MOS组件中的相同电流，该引发相同电流的MOS组件的栅极与该多个MOS组件的栅极相连，并与其本身的漏极相连，然后再与一输入信号的MOS组件的源极相连；该输入信号的MOS组件的栅极为该电流镜像电路的输入端，其漏极则与一控制电路相连；该控制电路为一控制MOS，将其源极与栅极相连，以形成一电阻器的作用。
上述控制电路为一控制MOS，其源极与栅极并不相连，其栅极输入一可调的电压，以控制该控制MOS中的电流。
上述控制电路为一控制MOS，其栅极接上一数字模拟转换器，该数字模拟转换器的输入是一种精密的数字信号，输出则是模拟电压信号，于是可用精密的数字信号控制该控制MOS中的电流。
上述控制电路为一控制MOS，其栅极接上一运算放大器，运算放大器之前则接上一电流源与电阻器，通过控制电流源的电流而控制运算放大器的输入电压及运算放大器的输出电压，以控制该控制MOS中的电流。
上述控制电路为一控制MOS，其栅极接上一运算放大器，运算放大器之前则接上一数字模拟转换器。
上述控制电路为多个控制MOS并联，各栅极相连，输入一可调的电压至各栅极，以控制该多个控制MOS中的电流。
上述控制电路为多个控制MOS串联，各控制MOS的栅极与源极相连，以形成一电阻器的作用。
图1为一般锁相环路的方块图；图2为一般锁相环路中改进的电压控制振荡器的电路图；图3(a)～图3(g)为本实用新型的在一种锁相环路的电压控制振荡器中，MOS组件被用于在电流镜像电路前级的控制电路中代替一固定电阻器的各种示意图。
具体实施方式
图3(a)～图3(g)说明了本实用新型在一种锁相环路的电压控制振荡器中，MOS组件被用于在电流镜像电路前级的控制电路中代替一固定电阻器。
图3(a)示出一NMOS MN2，将其源极与栅极相连，以形成一电阻器的作用，从而取代图2中的电阻器R1。使用MOS组件取代电阻器R1的好处是制程简易，不会产生噪声。
图3(b)示出一NMOS MN2，其与图3(a)不同之处在于，源极与栅极并不相连，栅极输入一可调的电压V1，以控制MN2中的电流。当MN2中的电流被控制后，事实上图2中MP1、MP2、MP3、MP4、MP5、MP6的电流也被控制了。
图3(c)示出一NMOS MN2的栅极接上一数字模拟转换器(DAC)，该数字模拟转换器的输入是一种精密的数字信号，输出则是模拟电压信号，于是可用精密的数字信号控制MN2中的电流。
图3(d)示出一NMOS MN2的栅极接上一运算放大器A，运算放大器A之前则接上一电流源I与电阻器R2。通过控制电流源I的电流以控制运算放大器A的输入电压和运算放大器A的输出电压，由此可以控制MN2中的电流。特别加上运算放大器A的目的是为了隔绝噪声。
图3(e)示出一NMOS MN2的栅极接上一运算放大器A，运算放大器A之前则接上一数字模拟转换器，其是对图3(c)的进一步改进，特别加上运算放大器A的目的也是为了隔绝噪声。
图3(f)示出三个NMOS MN2并联的方式，可提高锁相环路的电压控制振荡器中的输出信号频率。图3(g)则示出三个NMOSMN2串联的方式，可降低锁相环路的电压控制振荡器中的输出信号频率。
本实用新型的内容不受限于上述实施例，本实用新型的电流镜像电路并非仅限于锁相环路中电压控制振荡器。
权利要求1.一种电流镜像电路，该电路具有多个平行排列的MOS组件，在分别以相同电流驱动相同电路的情况下，每个MOS组件的栅极相连；一平行排列的引发相同电流的MOS组件，其用来引发该多个MOS组件中的相同电流，该引发相同电流的MOS组件的栅极与该多个MOS组件的栅极相连，并与其本身的漏极相连，然后再与一输入信号的MOS组件的源极相连；该输入信号的MOS组件的栅极为该电流镜像电路的输入端，其漏极则与一控制电路相连；该控制电路为一控制MOS，将其源极与栅极相连，以形成一电阻器的作用。
2.如权利要求1所述的电流镜像电路，其中该控制电路为一控制MOS，其源极与栅极并不相连，其栅极输入一可调的电压，以控制该控制MOS中的电流。
3.如权利要求1所述的电流镜像电路，其中该控制电路为一控制MOS，其栅极接上一数字模拟转换器，该数字模拟转换器的输入是一种精密的数字信号，输出则是模拟电压信号，于是可用精密的数字信号控制该控制MOS中的电流。
4.如权利要求1所述的电流镜像电路，其中该控制电路为一控制MOS，其栅极接上一运算放大器，运算放大器之前则接上一电流源与电阻器，通过控制电流源的电流而控制运算放大器的输入电压及运算放大器的输出电压，以控制该控制MOS中的电流。
5.如权利要求1所述的电流镜像电路，其中该控制电路为一控制MOS，其栅极接上一运算放大器，运算放大器之前则接上一数字模拟转换器。
6.如权利要求1所述的电流镜像电路，其中该控制电路为多个控制MOS并联，各栅极相连，输入一可调的电压至各栅极，以控制该多个控制MOS中的电流。
7.如权利要求1所述的电流镜像电路，其中该控制电路为多个控制MOS串联，各控制MOS的栅极与源极相连，以形成一电阻器的作用。
专利摘要本实用新型涉及一种电流镜像电路，在一种锁相环路的电压控制振荡器中，MOS组件被用于在电流镜像电路前级的控制电路中代替一固定电阻器，以控制锁相环路中相关MOS组件的镜像电流，从而控制锁相环路的工作频率，改进了电流镜像电路的可控制性与精密性。
文档编号H03L7/08GK2569454SQ0223707
公开日2003年8月27日 申请日期2002年6月13日 优先权日2002年6月13日
发明者童彦彰, 苏玉昆 申请人:振玮科技股份有限公司