专利名称：使用分谐波频率变换器体系的直接转换接收器及相关的预处理器的制作方法
1、发明背景本发明是关于直接转换接收器，尤其是关于用在该接收器中的分谐波频率变换器，以及用于改善这种频率变换器的LO输入的切换特性的预处理器。
2、背景技术现有的技术通常按两步降频转换一个射频信号(RF)到基带频率。第一步，该信号被降频转换为中频(IF)，然后在第二步该信号被降频转换为一个基带信号，图1中示出了一个现有的接收器，一个具有载波频率FRF的RF信号1被输入给混频器2的RF端口3，而一个由本地振荡器(LO)9产生的、具有频率FX小于或等于FRF的信号10被通过一个带通滤波器15并且随后通过一个低噪声放大器(LNA)(图中未示出)。所得到的信号被随后提供给混频器2的LO输入端口4，混频器3将这两个信号进行混频并在输出端口5提供一个输出信号，该输出信号具有两个基本的频率分量一个的频率是FRF-FX(或者在FX大于FRF的情况下为FX-FRF)，所谓的中间或IF频率FIF，而另一个频率是FRF+FX。
该信号被通过IF滤波器6(基本上是衰减频率为FRF+FX的分量)，由此只剩下中频分量，包含该中频分量的滤波器的输出用数字7来表示。
该信号被提供给混频器8的信号输入端口，与此同时，具有同样中频的、从本地振荡器12产生的信号被应用到混频器8的LO输入端口，混频器8将在两个输入端提供的信号进行混频并产生一个具有两个基本频率分量的输出信号，这两个基本频率分量分别是2FIF，而另一个是零或基带频率FBB。混频器8的输出被通过基带滤波器14，该滤波器14基本上衰减频率为2FRF的分量并且只剩下基带频率处的分量，该滤波器的输出在图中用数字13来标出。
直接转换接收器在一个步骤里将一个RF信号直接降频转换为一个基带频率，一般地一个混频器将具有与RF信号的载波同样频率的LO信号的RF信号进行混频，该混频器在其输出信号中产生两个主要的频率分量一个是差频FRF-FO，而另一个是频率FRF+FLO。由于该LO信号与RF信号处于同一频率，第一个这样的组件是基带频率，第二个这种分量是高频。
混频器的输出被通过一个基带滤波器，该滤波器基本上衰减输出中的高频分量，只留下基带分量。与图1中的现有技术的接收器相比，直接转换接收器消除了如IF滤波器6、一个混频器和一个本发振荡器这样的分量。消除了IF滤波器尤其有利，因为这种滤波器一般是体积大、昂贵且不易在做在芯片上。
但是直接转换滤波器一般地在其灵敏度方面受到限制，这是由于从LO端口到RF端口的泄露，或者从RF端口到LO端口的大RF分组器(blocker)的泄露，两者都可能导致自混频并在输出中引入大的不期望的直流分量。
分谐波混频器是其中LO频率是RF频率的分谐波的混频器，分谐波混频器允许低频LO信号的产生，这使得合成器与电压控制振荡器(VCO)的设计容易，它们也为LO与RF信号之间的频率分离提供电势。
但是不幸的是，与标准混频器相比，大多数的分谐波混频器具有相对低的转换增益和高的噪声，它们也受到内部节点或管脚上LO谐波的存在的干扰，这些谐波由于处于混频，因此可以自混频到DC。有些还要求大体积变压器，这就限制了在芯片上的实施，大多数具有非线性RF传输函数。
吉伯混频器是可以进行转换增益的一种类型的混频器，但是，现有的吉伯混频器包括一个混频器核心，它不适于作为RF频率的分谐波的LO频率。
尤其是，标准吉伯混频器由具有两个彼此相差180度相位的分量的LO信号驱动，这些分量被限幅以便增加其间的传送次数，由此改进噪声性能并达到更高的转换增益，但是，这一技术不能通用于分谐波混频器情况下。
而且，分相正弦信号也受到阻止它们通用于分谐波混频器情形的某些现实世界的缺陷的影响。首先信号在转换点处的斜率不是非常地陡峭，这种信号间的软变换导致切换系统如电流控制晶体管等呈现出半切换的状态，而这在两个方面是不希望有的。首先，当晶体管是半切换时，它处于零增益状态。第二，半切换的晶体管在输出上会引入噪声，这是因为在吉伯混频器的配置中，一个半切换的晶体管会导致在相对的晶体管对的发射器处明显的电阻下降，它会增加晶体管产生的散粒噪声。
这种信号的另一个不希望的特性是其中的转换点对每个本地振荡器输出信号的幅度的变化很敏感，因此由其驱动的所有混频器的切换动作对于精确控制来说是很难的。
而对该信号的另一个问题是，由于电流本地振荡器的限制这样的因素，这些信号通常不是正弦信号，而实际上通常在最大与最小值处很平直，其结果是更软的转换，对于驱动一个混频器来说变得更不可取。
WO 96/389424公开了一种直接转换接收器的替换形式，它使用了传统的双级体系，其中第一混频器用于将RF输入信号降频变换为IF频率，而第二正交混频器将IF信号降频变换为基带，尽管这种体系避免了增加一个第二晶体振荡器来用于第二正交混频器的本地振荡器的麻烦，但它还是不可避免地需要第二正交混频器或IF滤波器。
美国专利5,574,755公开了一种正调制器电路，它致力于减少对正交LO信号的相内(I)和正交(Q)分量内的相位误差的灵敏性。所期望的输出是频率ω1-ωm的较低的边带项，其中ω1是LO或经调制信号的频率，而ωm则是正在调制的信号的频率，但却没有公开这两个频率应当是一样的或者彼此具有分谐波的关系。
这些参考文献既没有解决也没有致力于解决不希望有的在LO与RF输入之间通过自混频可直接引入到直接转换接收器的输出中的基带分量、在分谐波混频器中通常出现的低转换增益和高噪声以及分相正弦信号的较差的转换特性的问题。
因此，需要一种具有改进的增益、噪声性能和灵敏度的直接转换接收器。
也需要一种分谐波混频器，它能在非晶片上实施，具有转换增益，噪声图以及与现有的混频器相媲美或超过的线性特性，并且在混频处不产生内部管脚或节点LO谐波。
也需要预先处理器，它能改进敏感的分相LO输入的切换特性。
发明概述按照本发明所广义描述的目的，提供一种直接转换接收器，包括一个配置成接收分相LO输入的分谐波频率变换器。在一个实施例中，该接收器也包括一个预先处理器，用于预先处理该分相LO输入以改进其切换特性。该接收器的应用的另一个例子是在无线通信系统的一个移动通信装置或手持机内。
本发明的第一方面包括该频率变换器，第二方面包括该预先处理器，第三方面包括与该预先处理器组合使用的频率变换器，第四方面包括直接转换接收器，第五方面包括一个无线通信系统，该系统包括一个含有该发明的直接转换接收器的无线通信装置。
在一个实施例中，该频率变换器包括用于接收第一输入信号的第一输入；用于接收一个包含有2n个分量的分相第二输入信号的至少一个输入，其中n是大于1的整数；第一与第二输出；配置成响应分相输入信号的第一群组分量中的任一个的断言，将第一输入信号转换成第一输出的频率变换器核心，以及该频率变换器核心配置成响应分相输入信号的第二群组分量中的任一个的断言将第一输入信号切换成第二输出。
在一个实施例中，该第一群组包括分相输入信号的一些交替分量，以及第二群组包括分相输入信号的剩余分量。
该第二输入信号的2n个分量的每一个可以是多个2n个单端信号中的一个，或者多个n个差分信号中一个的分量，每一个具有正相和负相分量。为防止混乱并且为了可以使用本说明书中的通用技术，对于具有2n个分量的分相输入信号，两种情形都进行了描述。
类似地，在第一与第二输出上产生的每个信号可以单端信号，或者可以是差分输出信号的分量，这两个可以保持为独立信号或分量，因这种情形可以是，或者可以组合形成一个单端输出信号。
另外，第一输入信号即可以是单端输入信号也可以是差分输入信号的分量中的一个。在一个实施例中，第一输入信号是差分输入信号的分量中的一个，而频率变换器核心被配置成响应分相输入信号的第一群组分量中任一个的断言将差分输入信号的另一个分量切换为第二输出，并且配置成响应分相输入信号的第二群组分量中的任一个的断言将差分输入信号的另一个分量切换为第一输出。
在另一个实施例中，该频率变换器是一个具有第一和第二输入、第一与第二输出的乘法器(multiplier)，该乘法器配置成以大约第二输入的频率的1/n倍(n是大于1的整数)的频率在切换第一输入到第一输出与切换第一输入到第二输出之间进行交替，而所有这些都避免了在内部节点或管脚上物理地产生具有大约等于第二输入的频率的n倍的频率的信号。在一个实施例中，在第一与第二输出处形成的信号(可以是单端输出信号或差分输出信号的分量)可被组合成代表第一信号与相乘因子的乘积的信号，其中该相乘因子以大约第二信号频率的n倍的频率切换极性。
在一个实施例中，该频率变换器是一个具有RF和LO输入和具有正相和负相分量的差分模式输出的混频器。该混频器具有一个混频器核心，该核心被配置成切换极性，例如以大约LO频率的n倍的频率在切换RF输入到输出的正相分量与切换RF输入到输出的负相分量，n是一个大于1的整数。在一个实施例中，通过将差分输出的正相与负相分量组合来形成单端输出，在一个实施例中，该LO输入的频率是RF输入的频率的1/n倍。
在一个实施例中，施加给混频器的第二输入的信号的周期为T，并且混频器被配置成以大约T/2n的速率交替(其中n是大于1的整数)1)切换第一输入信号到输出的正相分量，以及2)切换第一输入信号到输出的负相分量。在一个实施例中，这些步骤中每一步都是在周期T的连续但基本上不重叠的子周期内执行的，每一个子周期具有大约T/2n的持续时间，其中n是大于1的整数。
在第二实施例中，第一输入信号是一个具有正相与负相分量的差分模式信号，并且混频器被配置成以大约T/2n的速率交替(其中n是大于1的整数)1)切换第一输入的正相分量到输出的正相分量而同时切换第一输入的负相分量到输出的负相分量，以及2)切换第一输入的负相分量到输出的正相分量而同时切换第一输入的正相分量到输出的负相分量。
在一个实施例中，在输出处产生的信号被保持在差分模式，或可替换地，被组合以形成一个单端输出信号。
在一个实施例中，该混频器是一个修改的吉伯混频器，在一个示例中，该修改的吉伯混频器接收一个差分RF输入并且提供一个差分输出。在本实施例中，该混频器核心包括在每一个都含有2n个晶体管的逻辑群组中的4n个双极NPN型晶体管。差分RF输入是具有正相和负相分量的电流模式输入，该正分量被偶合到第一群组内的晶体管的发射器，负分量被偶合到第二群组内的晶体管的发射器。
第一群组中的奇数号的晶体管的集电极被偶合在一起以形成第一节点，第一群组中的偶数号的晶体管的集电极被偶合在一起以形成第二节点。第二群组中的偶数号的晶体管的集电极被偶合成第一节点，第二群组中的奇数号的晶体管的集电极被偶合成第二节点。
差分输出是具有正相和负相分量的电流模式输出，输出的正相分量从从第一节点减少，而第二输出的负相分量从第二节点减少。
LO输入是由预先处理器提供的一个均匀的分相电压模式信号，该信号具有彼此分开成大约180/n度的2n个分量，每个分量在预定的状态内在一个周期T内足以触发混频器核心的切换动作大约等于T/2n的时间，其中T是LO信号的周期，一次仅有一个分量处于预定状态，分相输入的第i个分量被偶合到每一个群组内的第i个晶体管的基极。
在一种配置中，n＝2并且LO频率是RF载波频率的大约1/2，在该配置中，混频器核心以大约LO频率的2倍切换极性，该配置使用所谓的一个半LO注入(injection)。在第二配置中，n＞2。
在一个实施例中，预先处理器响应分相LO输入而提供一个经预先处理的分相LO输入。在该实施例中，预先处理器包括限制器电路和计算电路。该限制器电路限制了每个输入分量以形成一个受限的信号，而该计算电路计算性的组合该受限的信号的分量以形成该预先处理的、输入给该混频器的分相LO信号。在一个实施例中，该限制器电路通过放大随后限幅它们来限制输入信号的分量以便每个分量表示一个方波。
在一个实施例中，该限制器电路限制分相输入信号的每个分量以形成一个方波，随后该计算电路成对地组合这些方波以形成给混频器的输入信号。
在一个实施例中，该预先处理器包括第一和第二比较器，每个比较器被配置成从一个四输出分相本地振荡器接收两个输入信号，这些比较器彼此地对比两个信号的值，并根据哪个信号输入更大而提供一个正或负的值作为输出。在一个实施例中，该比较器包括双输出比较，而在另一个实施例中比较器仅包括一个单一输出比较器。
每个比较器的输出连接到加总节点或加总单元，在这里信号以各种方式进行相加或相减以达到期望数量的输出信号。一个实施例还包括一个连接到该预先处理器的缓冲器电路以便进行输出阻抗匹配。
在一个实施例中，预处理器的输入包括四个从本地振荡器输出的幅度基本上相等的90度的分相正弦信号，然后处理正弦信号并提供给这四个具有改进的切换性能的90度的分相输出信号，一次只有一个处于预定的状态。在本实施例中，下例原理控制哪一个输出信号处于预定的状态。
1、如果第一本地振荡器的输出大于第二本地振荡器的输出并且第三本地振荡器的输出大于第四本地振荡器的输出，则将第一预处理器输出置于预定的状态；2、如果第一本地振荡器的输出小于第二本地振荡器的输出并且第三本地振荡器的输出大于第四本地振荡器的输出，则将第三预处理器输出置于预定的状态；3、如果第一本地振荡器的输出小于第二本地振荡器的输出并且第三本地振荡器的输出小于第四本地振荡器的输出，则将第四预处理器输出置于预定的状态；4、如果第一本地振荡器的输出大于第二本地振荡器的输出并且第三本地振荡器的输出小于第四本地振荡器的输出，则将第二预处理器输出置于预定的状态；在前述的示例中的差分模式信号中任一个是单端信号时或者在前述的电流模式信号是电压模式时或者相反，实施例是有可能的。在混频器核心中的晶体管包括或含有双极型PNP晶体管、MOSFETHBT、BJT、CMOS技术、HEMT、MODFET、二极管、MESFET、JFET等时实施例是有可能的。
一种按照本发明操作直接转换接收器的方法包括步骤接收第一输入；以大约第一输入的频率的1/n倍的频率提供一个分相第二输入，其中n是大于1的整数；预先处理第二输入以改进其切换性能；利用预处理的输入来以第二输入的频率的大约n倍的频率交替切换1)第一输入到第一输出；以及2)第一输入到第二输出。在一个实施例，该方法还包括组合在两个输出处产生的信号以形成一个单端输出，然后过滤该单端输出信号以恢复其中的基带分量。
一种按照本发明混合第一与第二输入信号的方法的实施例，该第二信号具有周期T，该方法包括以大约2n/T的速率交替下列步骤(其中n是大于1的整数)1)切换第一信号到第一输出；2)切换第一信号到第二输出。
在另一个实施例中，一种按照本发明操作频率变换器的方法，包括以大约2n/T的速率(其中T是LO输入的周期，n是大于1的整数)在下步骤中交替1)切换RF信号到差分输出的正相分量；2)切换RF信号到输出的负相分量。
在第三实施例中，其中RF输入是分别具有正相和负相分量RF+和RF-的差分模式输入，并且输出是具有正相和负相分量output+和output-的差分模式输入，该方法包括以大约2n/T的速率在下步骤之间交替1)切换RF+信号到output+同时切换FR-到output-；2)切换RF-信号到output+同时切换RF+到output-。
一种按照本发明用于改进具有2n个分量的分相输入信号的切换性能的电路的实施例，其中n是大于1的整数，包括用于限制输入信号的分量以产生一个受限的分相信号的限制器电路；以及用于计算性地组合该受限分相信号的分量以产生一个输出分相信号的计算电路，该分相信号具有相对于输入信号的改进切换性能，该输出信号具有2n个分量。
第二实施例包括用于接收具有周期为T且具有2n个分量的分相输入信号的电路，其中n是一个大于1的整数；以及用于由其产生分相输出信号的电路，该信号也具有周期T并且也具有2n个分量，以便1)对于周期T的每个基本不重叠的T/2n的子周期，每次仅有一个分量被断言，并且在每个子周期断言不同的分量，2)每个分量基本上是关于水平轴对称的，3)在每个分量的开与关状态之间的转换次数是很快的。在一个实施例中，每个输出信号的分量具有阶梯形状。
为了便于公开，假定输出信号的分量在其所断言的2n/T周期内达到幅度A，快转换就是以等于或大于(A×2n)/T的速率进行转换。而且为了便于公开，当信号处于预定状态时断言它，在一个实施例这种预定状态是足以触发混频器以切换极性的状态。在一个实施例中，当信号处于最高信号时就断言。
一种处理分相输入以形成分相输出的方法，该输入具有周期T并具有2n个分相分量，其中n是一个大于1的整数，该方法包括步骤限制输入的分量以形成一个分相限制信号；计算性地组合受限信号的分量以形成一个分相输出信号。
按照本发明的直接转换接收器的优点包括与现有直接转换接收器相比更大的灵敏度，更低的LO频率，降低的LO与RF偶合，并且由于减少了LO与RF偶合使设计更容易。
与现有的分谐波混频器相比，按照本发明的分谐波混频器的优点包括在由LO或RF输入信号的自混频导致的输出信号中减少了不希望的直流分量，从LO到RF端口的泄露是以实际的LO频率，而原始LO信号的频率由于该混频器的切换操作而被有效地增加了n倍，其结果是不期望的混频发生在LO频率的信号与大约n倍的LO频率的信号之间。由于这两个信号基本上不同，就会导致小的或基本上没有基带分量。
从RF到LO端口的泄露(正常地是以RF频率进行)由于混频器的切换操作而以n倍的频率被有效地增加，原始RF信号的频率保留不变。其结果是不期望的混频发生在RF频率的信号与大约n倍的RF频率的信号之间。而且，由于这两个信号基本上不同，就会导致小的或基本上没有基带分量。
另一个优点是芯片上制造性，在一个实施例假定混频器核心的所有的部件是晶体管，并且晶体管易于在芯片上实施。
与现有分谐波混频器相比，另一个优点是更好的线性传输函数，保证通过该混频器的切换操作，RF+和RF-电流交替地直接控制给混频器的输出。
最后，本发明的混频器的另一个优点是它类似于吉伯混频器的拓扑，很多已有的经验可以采用，这样可以加速设计。
本发明的预处理器的一个优点是与正弦LO分相信号相比在其开、关状态之间具有更陡峭的转换的分相LO信号，当用于驱动一个混频器时，这种转换可以导致改进的混频器增益，改进的混频器噪声性能以及改进的混频器灵敏度。
本发明的预处理器的另一个优点是在由LO零交叉定义的开、关状态之间的转换的分相信号，它能更好地防止RF自混频，以及较少地依赖于LO幅度匹配以及LO波形的类型和形状。
与由正弦分相LO信号驱动的分谐波混频器相比，按照本发明的分谐波混频器与预处理器的组合的优点是低的转换损耗，保证实际上的所有RF输入电流保持在输出中。
这种组合的另一个优点是降低了噪声和对干扰的灵敏度，这是由于在预处理的分相LO输入的开、关状态之间的陡峭的转换。
相关申请本申请涉及于1999年3月2日递交的美国专利申请09/260919“直接转换接收器”以及国际公开WO 00/52840，并共同属于本申请人。另外本申请要求下面美国专利申请的优先权09/261056，“预处理器和相关频率变换器”，于1999年3月2日递交，以及09/386956，“采用分谐波频率变换器体系的直接转换接收器及相关预处理器”，于1999年8月27日递交，两者都共同属于本申请人。
图1表示一个现有的接收器；图2表示按照本发明的直接转换接收器的一个实施例；图3是按照本发明的乘法器的方框图；图4以概念形式表示本发明的一个通用的混频器；图5表示图4的混频器的一个实现；图6A-6E表示给图5的混频器实施例的示例LO输入；图7A-7B表示按照本发明的一个频率变换器的操作方法；图8A-8F表示在本发明的一个混频器实施例中示例的波形，其中n＝2；
图9A-9B表示频率域内的本发明的一个混频器实施例的切换操作，其中n＝2图10A表示概念形式的本发明的一个混频器实施例，其中n＝2；图10B表示图10A的混频器实施例的四个切换时间周期；图11A-11E和12A-12H表示对于按照本发明的一个混频器实施例的示例LO输入，其中n＝2；图13表示按照本发明的一个混频器实现方式，其中n＝2；图14A-14B表示对于图13的混频器实现示例的示例波形；图15A-15B表示本发明的实施操作方法，其中n＝2；图16表示按照本发明的实现的一个预处理器；图17A-17B表示图16的预处理器操作的示例波形；图18A-18D表示本发明的预处理器的实施例；图19A-19B表示说明图18A-18D的预处理器实施例的操作的示例波形；图20A-20B是本发明的预处理器的实施例的方框图，其中n＝2；图21A-21I以及22A-22G是表示图20A-20B的预处理器实施例的操作的示例波形；图23A是按照本发明的n＝2情形的预处理器的一个实施例；图23B是说明图23A的预处理器实施例的操作的一个示例波形；图24表示按照本发明的一个混频器的详细实施例；
图25表示按照本发明的一个预处理器的详细实施例；图26表示配置成提供一个分相正弦LO信号的现有LO振荡器；图27A-27B说明操作符合本发明的直接转换接收器的操作方法的示例；图28A-28B表示按照本发明的一个预处理器的操作方法的示例。
优选实施例的详细描述1、直接转换接收器按照本发明的直接转换接收器示于图2中。天线20接收包含有由基带信号调制的RF载波信号的信号，该信号被通过一个配置成基本上衰减感兴趣带之外的信号的带通滤波器21，假定所接收的信号处于滤波器21的带内，它通过基本上没被衰减的滤波器21。所接收的通过滤波器21的信号被用数字22来标识，该信号作为输入通过输入端口27提供给频率变换器23，该信号的载波频率是FRF，可以在带通滤波器21与频率变换器信号输入端口27之间设置一个放大器或低噪声放大器(LNA)。在一个实施例中，频率变换器23是一个混频器，在另一个实施例中它是一个乘法器。
一个本地振荡器24提供一个频率为FLO的信号25，该频率是所接收信号的RF载波频率的1/n分谐波。换句话说，FLO≈(1/n)FLO，其中n是大于1的整数。信号25然后由预处理器26进行预处理，该分相预处理信号随后被作为输入通过输入端口提供给频率变换器23。
频率变换器23的输出通过输出端口29是可用的，该输出通常具有两个主要的频率分量，一个是高频，另一个是处于基带频率。该输出通过一个基带滤波器30，该滤波器30基本上被配置成衰减频率变换器23的输出中的高频分量，并允许基带分量基本上无衷减地通过。基带滤波器30的输出，即频率变换器在频率为FBB处的输出中的基带分量是直接转换接收器系统的输出31。
该直接转换接收器系统可以是一个收发器的分量，而该收发器又可以是一个无线通信装置的分量，该通信装置包括一个移动无线通信装置如手持机或膝上型电脑或基站。该无线通信装置可以是这样一种类型的无线通信系统的一部分，该类型是指地理区域被划分成多个单元，其中在该单元内具有一个基站，该基站通过一个无线接口与位于该单元内的一个或更多的无线通信装置通信或为其服务，系统中的一个或多个无线通信装置结合有一个按照本发明配置的直接转换接收器。
在一个实施例中，该频率变换器23具有第一和第二输入，分别用数字27和28来表示，其中提供给第二输入28的信号的频率是提供给第一输入27的信号的频率的1/n倍，其中n是大于1的整数。
该频率变换器具有第一与第二输出，并且被配置成以第二输入的频率的大约n倍来在1)切换第一输入到第一输出；以及2)切换第一输入到第二输出之间进行交替。在输出处产生的信号可以是差分模式信号的一部分，或者可以是单端信号。而且，在输出处产生的信号可以被组合来形成一个单端输出或者可以保持独立。
而且，第一输入即可以是单端信号，也可以是具有正相和负相分量的差分输入信号的一分量。在后者情形中，在一个实施例中，该频率变换器被配置成以其第二输入的频率的大约n倍来在下面之间交替1)切换第一输入的正相分量到第一输出，同时切换第一输入的负相分量到第二输出；以及2)切换第一输入的正相分量到第二输出，同时切换第一输入的负相分量到第一输出。
一种按照本发明操作直接转换接收器的方法示于图27A中。在步骤400接收第一输入；在步骤401，以大约第一输入的频率的1/n倍的频率提供一个第二输入，其中n是大于1的整数；在步骤402，预先处理第二输入以改进其切换性能；在步骤403，利用预处理的第二输入来以第二输入的频率的大约n倍的频率在1)切换第一输入到第一输出；以及2)切换第一输入到第二输出之间交替。
在输出处产生的信号可以是差分模式信号的一部分，或者可以是单端信号。可选地，在两个输出处产生的信号可以被组合来形成一个单端输出。而且，第一输入即可以是单端输入，也可以是具有正相和负相分量的差分输入信号的一个分量。在后者情形中，该方法进一步包括以其第二输入的频率的大约n倍来在下面之间交替1)切换该差分输入信号的正相分量到第一输出，同时切换该差分输入的负相分量到第二输出；以及2)切换差分输入信号的负相分量到第一输出，同时切换差分输入的正相分量到第二输出。
在一个频率变换器23的实施例中，第一输入是RF输入并且第二输入是LO输入。在第一输入处接收一个包含有由基带信号调制的RF载波信号的信号。在一个实施例中，该LO输入的频率等于RF输入的频率的大约1/2。在一个实施例中，该LO输入的频率等于LO输入的载波频率的大约1/2。
在图27B中示出了实现直接转换接收器的操作方法。在步骤405，接收RF输入；在步骤406，提供一个具有等于RF输入的频率的1/2的频率的LO输入；在步骤407，预先处理LO输入以改进其切换性能；在步骤408，利用预处理的LO输入来以LO输入的频率的大约2倍的频率在切换RF输入到第一输出；以及切换RF输入到第二输出之间交替。
在前述以及随后的讨论中，应明白，由于存在可接受的互换公差，在描述信号之间的关系时不可能总是存在着数学上的精确性。因此使用象“大约”或“基本上”或“近似”是为了允许在信号之间的关系内某些可允许的误差以说明存在着公差。
2、频率变换器在一个实施例中该频率变换器与前面描述的相同，但是第二输入的频率并不必受限于第一输入频率的1/n倍。
在另一个实施例中，该频率变换器23是具有RF和LO输入的乘法器，在图3中给出这种乘法器的一个方框图。在本实施例中，LO信号提供给输入端口28，RF信号提供给输入端口27，并提供了给数字29a和29b表示的两个输出。该RF信号被输入给双刀单掷(DTSP)开关33，LO信号被提供给模块35，模块35通过信号线34引导DTSP开关33以便以LO输入频率的n倍的频率(其中n是大于1的整数)在切换RF信号到第一输出29a与切换RF信号到第二输出29b之间交替。在输出29a和29b处产生信号以便包括有这样信号组合的单端输出代表相乘因子(其以LO信号频率的大约n倍的频率在+1与-1之间切换极性)与RF信号的乘积。
在一个示例中，该LO输入的频率是RF输入频率的大约1/n倍，其中n是大于1的整数。但是，应明白并不保持这种关系也是可能的。
最好，在相乘因子的频率的信号或使用相乘因子的信号基本上不作为一个信号在内部管脚或乘法器的节点上产生，因为在内部管脚或节点上产生这种信号会导致LO信号的自混频并且输出中会有不期望的DC分量。相反在本实施例中，相乘因子简单地代表1)以大约LO频率n倍发生的切换动作；以及2)在入站(incoming)RF信号与组合输出信号之间的传输函数。
另外，在输出29a和29b处产生的信号即可以是单端信号，也可以是差分信号的一部分。而且，提供给输入27的RF信号即可以是单端信号或差分信号的一部分。在后一种情形中，可以包括附加的DTSP开关(未示出)以便利用开关33一前一后地在切换差分输入信号的分量到输出29b(同时提供给输入27的RF信号被切换给输出29a)与切换差分输入信号的另一分量到输出29a(同时提供给输入27的RF信号被切换给输出29b)之间交替。
在第三实施例中，如图4所示，频率变换器23是一个混频器，其中给混频器的该RF输入是一个具有正相RF+和负相分量RF-的差分电流模式信号，分别用数字94和95表示。该混频器具有一个混频器核心，分别用开关92和93表示，每个开关被配置成以大约LO频率的n倍在位置1和2之间来回拨动(toggle)，每个开关与另一个开关同步以便两个开关同时在位置2并且同时在位置1。该混频器具有含有正相分量OUT+和负相分量OUT-的差分电流模式输出信号，分别用数字92和93表示，开关92被配置成交替地在OUT+输出与OUT-输出之间控制RF+电流。类似地，开关93被配置成交替地在OUT+输出与OUT-输出之间控制RF-电流，执行切换以便在RF-电流被控制给OUT-输出的同时将RF+电流控制给OUT+输出，以及在RF-电流被控制给OUT+输出的同时将RF+电流控制给OUT-输出。
而且，输出信号OUT+与OUT-是单端信号时的实施例也是可能的，并且其中开关92与93中仅有一个被提供以便交替地在输出94与95之间切换RF信号(可以是单端信号或差分信号的一个分量)。而且在LO输入的频率是RF输入频率的1/n倍时的示例也是可能的，或者不必必须保持这种关系。
在一个实施例中，该混频器是一个修改的吉伯混频器。对于现有吉伯混频器上的附加信息，该阅读器被参考为Paul R.Gray等人的“模拟集成电路的分析与设计”第三版，1993，第670-675页。在一个实施例中，如图5所示，所修改的吉伯混频器接收具有正相和负相分量RF+和RF-的差分电流模式RF输入，分另用数字104与105表示。该混频器也接收均匀的、具有被按180/n度分开的n个差分分量(2n个单端分量)的分相LO差分和电压模式输入。为了便于公开，以及为了防止混淆和为了使用通用技术，对于差分和单端输入情形，该2n个分量术语将在此用于描述两种情形，应明白，在差分情形中，2n个分量可以被分组成n对，每一对包括一个差分信号的正相分量和差分信号的负相分量。
在一个实施例中，LO输入是由一个预处理器来预先处理，预处理的LO输入的2n个分量(差分模式)被记作为PLO0+，PLO1+，......，PLOn-1+，PLO0-，PLO1-，PLOn-1-，其中写在下面从0到n-1的数字表示一个差分信号，而写在上面+或-分别表示差分信号的正相或负相分量。在一个示例中，LO输入的频率是RF输入的载波频率的大约1/n，其中n是大于1的整数。
该混频器提供一个差分电流模式输出OUT+和OUT-，分别用数字100和101表示，在本实施例中，该混频器核心包括分成二个逻辑组(每组2n个晶体管)的4n个双极型NPN型晶体管，分别用数字102和103表示。在该图中，每组中每2n个晶体管被分配一个从1至2n的号，RF的正相分量RF+连接到第一组102内的晶体管发射极，RF输入的负相分量RF-连接到第二组103内的晶体管的发射极。
第一组102中奇数号的晶体管的集电极连接到一起以形成第一节点106，并且第一组102中偶数号的晶体管的集电极连接到一起以形成第二节点107，第二组103内的奇数号的晶体管的集电极连接到第一节点106，并且第二103中的奇数号晶体管的集电极连接到第二节点107。
输出的正相分量OUT+从第一节点106减少，而输出的负相分量OUT-从第二节点107减少。
如图6A-6E所示，预处理LO输入是一个均匀的、具有分成大约180/n度的2n个分量的分相差分和电压模式信号。图6A说明了第一分量PLO0+，图6B说明了第二分量PLO1+，图6C说明了第三分量PLO2+，图6D说明了第(n+1)个分量PLO0-，图6E说明了第2n个分量PLOn-1-。如所示，在LO信号的周期T的每个T/2n子周期期间，仅断言了一个分量(也就是用数字108表示的预定状态)足以触发该混频器核心的切换动作，而且在每一个子周期内断言了不同的分量。而且，对于每一个分量在例如电平109与电平108之间的开与关状态之间的转换是很快的，这意味着，为便于公开，这些转换是以大于或等于(2n×A)/T的速率发生，其中A是对应于电平108与109之间的差异的幅度。最后，每一分量基本上关于用数字109标识的水平轴对称。
参照图5，对于两个晶体管组102和103，预处理的LO输入的分量被连接到组中的第i个晶体管的基极。因此，如图5所示，在两个组102与103中，PLO0+被连接到晶体管1的基极；PLO1+被连接到晶体管2的基极；PLO2+被连接到晶体管3的基极；而PLOn-1+被连接到晶体管2n的基极。
下面解释图5的电路的操作。在具有持续时间T/2n的第一时间周期内，组102、103中的晶体管1导通，作为响应，电流RF+被引导到输出OUT+，电流RF-被引导到输出OUT-。在具有同样持续时间的第二周期，两个组102与103中的晶体管2导通，作为响应，电流RF-被引导到输出OUT+，电流RF-被引导到输出OUT-。在具有同样持续时间的第三周期，电流RF+被引导到输出OUT+，电流RF-被引导到输出OUT-。在LO信号的整个周期T内对于持续时间T/2n的每个随后的时间周期该交替进程持续进行直到遇到第2n个这样的时间周期，在此时间，组102与103中的第2n个晶体管导能。此时，电流RF-被控制给输出OUT+，电流RF+被控制给输出OUT-。
在前述的示例中的差分模式信号中任一个是单端信号时或者在前述的电流模式信号的任一个是电压模式时或者相反时，实施例是有可能的。在混频器核心中的晶体管包括或含有双极型PNP晶体管、MOSFET、HBT、BJT、CMOS技术、HEMT、MODFET、二极管、MESFET、JFET等时实施例是有可能的。相对于图5，交换组102与103的实施例也是有可能的，其中在一个组内的奇数与偶数晶体管被交换了。在预处理的LO信号的分量的频率是RF信号的分量频率的1/n倍时实施例也是可能的，其中并不保持这种关系。
在一种配置中，n＝2，LO频率是RF载波频率的大约1/2，并且混频器核心以大约LO频率的2倍切换极性，该配置使用所谓的一个半频率LO注入。在第二配置中，n＞2。
图7A-7B说明的本发明的操作频率变换器的方法的实施例，图7A所示的方法包括步骤11O中的交替步骤，切换RF信号到第一输出一段等于T/2n的时间，其中n是大于1的整数，并且T是LO输入的周期；以及在步骤111，切换RF信号到第二输出一段等于T/2n的时间。
而且，在第一与第二二输出处提供的信号可以是单端信号，或差分信号的一个分量，再有，该RF输入信号可以是单端信号，或差分信号的一个分量。
在图7B中所示的方法包括以大约2n/T的速率在步骤112与113之间交替，其中n是大于1的整数，T是LO输入的周期，步骤112包括切换差分输入信号的正相部分RF+到第一输出OUTPUT+，同时切换差分输入信号的负相部分RF-到第二输出OUTPUT-；步骤113包括切换RF-到第一输出OUTPUT+，同时切换RF+到第二输出OUTPUT-。
在前面描述的方法中，当差分模式输入信号的RF+与RF-分量是单端信号时，以及当在第一与第二输出处产生的信号是差分输出信号的分量时或单端信号时，实施例是有可能的。
可以进一步参照图8A-8F说明按照本发明配置的乘法器的实现的时域操作。特定的实施例是这样n＝2。图8A描述了施加给乘法器的第二输入的正弦分相LO信号的一个分量，图8C描述了施加给乘法器的第一输入的RF信号的一个示例。可以看出LO信号的频率是RF信号的一半。
图8D说明了在乘法器的第一输出OUT+上出现的输出信号，图8E说明了在乘法器的第二输出OUT-上出现的输出信号，图8F说明了通过从OUT+上产生的信号减去在输出OUT-上产生的信号而得到的组合输出信号。
图8B是定义图8C的入站RF信号与图8F中所示的组合输出信号之间的传输函数的相乘因子。可以看出，相乘因子的切换动作的频率是LO频率的两倍，相乘因子与RF信号的乘积定义了图8F的组合输出信号，这可以看成是包括有DC(基带)分量。
本发明的频率变换器的切换动作一其中在频率变换器的输出处的基带分量是输出中的一次(first order)频率分量一可以参照图9A-9B进一步说明。参照图9A，假定LO输入的频率是RF输入的频率的大约一半并且混频器的切换操作被维持在LO频率处，该图说明了一个现有混频器的频率域内的操作。入站RF信号(用数字40表示)被分成两个一次输出分量，每一个具有RF信号的能量的一半，用数字41表示的第一分量的频率为大约等于LO频率，或大约RF能量的一半。用数字42表示的第二分量的频率大约等于LO频率的三倍，或大约RF频率的1.5倍，这可从下面数学公式中看出(Acos2πfRFt)×(Bcos2πfLOt)=12AB[cos2π(fRF-fLO)]+12AB[cos2π(fRF+fLO)t]]]>前面分量的第一个是大约在频率1/2fRF或fLO，同时前面分量的第二个是大约在频率为3/2fRF或3fLO。从中可以看出，在基带频率处没有一次部分。
参照图9B，假定LO频率是RF频率的大约一半，该图说明了一个按照本发明的频率变换器的频率域内的操作。该频率变换器配置成以等于大约LO频率2倍的速率提供切换动作。入站RF信号(用数字40表示)被分成两个一次输出分量，用数字43和44表示，用数字43表示的第一分量处于基频。用数字44表示的第二分量的频率大约等于RF频率的二倍，或2fRF。可以看出，不象图9A的混频器的情况，处于基带频率的一次分量被设置在图9B的频率变换器中。
按照本发明的n＝2的混频器的一个实现示于图10A中。输入级66提供了一个差分电流模式RF信号，该差分电流模式RF输入的正相分量RF+用数字64表示，而负相分量用65表示。输出级23提供了一个差分电流模式输出OUT+和OUT-，其中用数字60标识正相分量OUT+，用数字61标识负相分量OUT-。
图中也示出了电流控制(steer)混频器核心63，该核心包括连接在输入级66与输出级23之间的开关62a、62b、62c、62d。
开关62a、62b、62c、62d由信号开关a、b、c、d控制，如图所示，每个开关都是正常打开，但是当与该开关相关联的两个信号中的一个被断言时才关闭。因此，例如，当信号a或d被断言时关闭开关62a；当信号c或b被断言时关闭开关62b；当信号c或b被断言时关闭开关62c；当信号a或d被断言时关闭开关62d。
根据本发明，最好信号a、b、c、d是通过一个预处理器从一个本地振荡器的分相输出中导出。如图11A所示，该本地振荡器的分相输出可由四个正弦信号A1、A2、B1、B2来表示，彼此相差90度。在本例中，B1偏移A190度，A2偏移A1180度，B2偏移A1270度。
预处理器响应分相信号A1、B1、A2、B2形成a、b、c、d。在图11B中示出信号c；在图11C中示出信号a；在图11D中示出信号d；在图11E中示出信号b。
如果图11A的本地振荡器的分相输出的周期被分成四个连续的基本不重叠且大小相等的部分，与图11B-11E的信号相比，可以观察到，在LO周期T内，这些信号中的每一个都被断言了持续时间为T/4的子周期，并且在每个T/4的子周期内，这些信号中仅有一个被断言。为了公开的目的，当信号处于开的状态(也就是足以致动混频器反转极性的预定状态)时就断言它。在一个实施例中，当在一组信号内的一个信号是该组的最高成员时就断言它。还可以观察到，在每一个子周期内，断言了不同的信号。在第一子周期，断言信号‘a’；在第二部分，断言信号‘c’；在第三部分，断言信号‘d’；在第四部分，断言信号‘b’。还可以观察到，连续断言之间的界限是由陡峭的转换来定义。可以观察到，信号a、b、c、d中的每一个关于零或DC偏移对称，表明信号缺少偶次谐波，在涉及RF信号的很多应用中避免偶次谐波是很重要的，因为在这种应用中存在偶次谐波可导致虚假的并且是不期望的效果。例如在使用半频率LO注入的分谐波混频器中，由于LO输入的自混频，在LO输入上存在偶次谐波可以在输出信号中引入不希望的DC分量。在涉及差分模式输入或输出的很多应用中避免偶次谐波也是重要的，因为这种应用的目的就是避免偶次谐波。
在图12A-12H中进一步说明的信号a、b、c、d的特性。首先，如图12A-12D所示，这些信号中的每一个在所示的LO周期的四个非重叠部分的一个内达到预定的开状态，并且这些信号中的另外一个每次被置于该预定的状态。在一个实施例中，断言组a、b、c、d内的一个信号，也就是说，当每次它是该组内的最高成员时被放置于开状态。其次，每次在预定的状态内仅有一个信号被断言。第三，在连续的信号断言(分别用数字70、72来表示)之间的转换点71处的信号的斜率是尖锐且陡峭的。第四，可以看到信号a、b、c、d中每一个是关于零或DC偏移对称的。
参照图10A，当开关62a或62d中任一个关闭时，信号RF+被提供给OUT+，并且信号RF-提供给OUT-。类似地，当开关62b或62c中任一个关闭时，信号RF-被提供给OUT+，并且信号RF+提供给OUT-。在一个实施例中，这些动作的效果就是在a和d期间将入站RF信号乘+1，并将信号提供给输出；以及在周期c和b期间将入站RF信号乘以-1并将其提供给输出。
图10B说明了在一个实施例中由图10A的混频器在LO信号的单一周期上施加给RF输入的有效相乘因子。可以看出，在循环的第一部分，其中信号“a”是活动的，相乘因子是+1，与开关62a与63d的关闭一致；在循环的第一部分，其中信号“a”是活动的，相乘因子是+1，与开关62a与63d的关闭一致；在循环的第二部分，其中信号“c”是活动的，相乘因子是-1，与开关62b与63c的关闭一致；在循环的第三部分，其中信号“d”是活动的，相乘因子是+1，与开关62a与63d的关闭一致；在循环的第四部分，其中信号“b”是活动的，相乘因子是-1，与开关62b与63c的关闭一致。
在前面的示例中，应明白切换动作的效果是达到RF输入与相乘因子的相乘，不是说相乘操作是必须物理地执行的。
图13说明了本发明的n＝2时混频器的实施例，该混频器配置成从差分电压模式RF输入RF+和RF-运行，并且提供差分gm(跨导)级88以作为电压至电流的转换器而工作。如图所示的，该级包括一个退化(degenerate)的差分对，其作用是拒绝通用模式输入电压并输出一个差分电流给节点86和87，其中电流的正相部分IRF+施加给节点86，而负相部分IRF-施加给节点87，gm级在这些节点产生一正比于输入差分RF输入电压的差分电流。
所提供的电流控制混频器核心包括开关82、83、84和85，在实施例中每个开关包括两个交叉耦合NPN型双极晶体管，开关82与84被配置成当无论何时PLO0+或PLO0-信号也就是“a”或“d”信号是活动时关闭，以及开关83、85配置成无论何时当PLO1+或PLO1-也就是“c”或“b”信号是活动时关闭。
也提供了差分电流模式输出80、81，其中OUT+用数字80表示，OUT-用数字81表示。在PLO0+和PLO0-信号是活动期间，即a和d周期期间，电流IRF+被控制给输出OUT+，而电流IRF-被控制给输出OUT-，而在PLO1+和PLO1-信号是活动期间，即c和b周期期间，电流IRF-被控制给输出OUT+，而电流IRF+被控制给输出OUT-。
在图14A-14B中分别示出了波形RF+、RF-、PLO0+、PLO0-、PLO1+、PLO1-、OUT+、OUT-的示例，波形(1)表示入站差分电流模式RF输入的正相部分RF+，波形(2)表示入站差分电流模式RF输入的负相部分RF-，波形(3)代表“a”信号或PLO0+，波形(4)代表“d”信号或PLO0-，波形(5)代表“c”信号或PLO1+，波形(6)代表“d”信号或PLO1-，波形(7)代表输出信号OUT+的正相部分，波形(8)代表输出信号OUT-的负相部分。
应明白，在图11、12、14中对信号a、b、c、d的描述是实际实施当中的理想化，对于单一的转换来说，存在着某些有限的斜率，在图6中所示的信号描述了在实际中可能发生的有限的斜率转换。
在图15A-B中说明了混频器的实施操作方法。在图15A的方法中，步骤50和51是交替地执行的。在步骤50，RF输入信号被切换到第一输出一段等于大约T/4长的周期，其中T是LO输入的周期，在步骤51，RF输入信号被切换到第二输出一段等于大约T/4长的周期，可选地，在两个输出处产生的信号被组合以形成一个单端信号。
而且，在两个输出处产生的信号可以是单端信号或可以是差分模式信号的分量，而且RF输入信号可以是单端输入信号或差分模式输入信号的一分量。
在图15B所示的方法中，步骤52与53是交替地执行的，在步骤52，差分模式RF输入信号的正相分量RF+被切换到差分模式输出OUTPUT+的正相分量，并且差分模式输入信号的负相分量RF-被切换到差分模式输出OUTPUT-的负相分量一段等于大约T/4周期的时间，在步骤53，信号RF-被切换到OUTPUT+，而信号RF+切换到OUTPUT-一段等于大约T/4周期的时间。
图24详细地描述实现本发明的混频器的示例。如图所示，本实施例中的混频器包括一个输入级270，电流控制混频器核心280以及差分输出262。在本实施例中，源260是一个单端RF输入(已被一个低噪声放大器放大)。该放大的信号通过一个变压器，该变压器提供一个绝缘并将单端信号转换成具有正相和负相分量RF+和RF-的差分电流模式信号，差分电流模式信号的这些分量然后被有选择地通过公用基级290、291，这些级将电流传送到节点271、272，并增加阻抗以达到与输入级的绝缘，提供一个偏置电路292来适当地偏置公用基级290和291。
差分RF输入电流分量随后被传给电流控制混频器核心280，如图所示的，该核心包括开关266a、266b、266c、266d。在该实现中每个开关包括一对发射极/集电极连接的NPN双极型晶体管。该混频器核心通过线271、272接收作为输入的差分RF电流分量，它接收作为输入的四个预处理的信号，即信号a、b、c、d，其中“a”输入给信号线250，“d”输入给信号线256，“c”输入给信号线254，“b”输入给信号线252。
当信号“a”或“d”被断言时开关266a和266c关闭，以及当信号“c”或“b”被断言时开关266b和266d关闭。在图24的实现中，当一个信号能打开与其连接的晶体管时就断言它。
差分输出262具有正相部分OUT+和负相分量OUT-。正相分量OUT+设置在信号线263上，布负相分量OUT-设置在信号线264上。该混频器核心将信号线271和272上的差分RF电流输入耦合到差分输出263和264上，如前面所述的。
在运行中施加给输入250、252、254、256的预处理的信号的频率是在输入端口260处接收的入站信号的频率的大约1/2，来自gm级的差分RF电流输出被通过信号线27 1/272施加给混频器核心，该混频器核心以提供给输入250、252、254、256的预处理器输出的频率的2倍的频率提供切换动作。其结果是一个差分输出信号被提供给输出端口262，该差分输出信号表示以预处理器输出的频率的大约2倍的频率在+1与-1之间切换的相乘因子与在信号线271和272上提供的差分RF信号的乘积。简要地说，经修改的吉伯混频器通过使用一个限制器结构(以形成该预处理的信号)和一个双倍均衡混频器(包括一个具有交叉连接的电流控制混频器核心)而完成了分谐波混频。特别地，该电路优先地使用一对双极型晶体管来以本地振荡器的频率的2倍的频率控制电流。但是应明白，对于双极型技术，MOS、CMOS、BJT、HEMT、HBT、MODFET、二极管、MESFET、JFET技术等都可以根据实际应用而加以采用，也应明白，输入级270完全地可选的，如图13中的输入级88一样，可以在特定的应用中进行估计或变更。
详细实施的限定性特性可以认为是接收差分RF电流输入的混频器核心，一个混频器核心可以有效地以2倍于LO频率的进行切换，并且产生一个输出信号，该输出信号代表以2倍于LO频率切换的相乘因子与RF差分输入电流的乘积，所有这些在管脚或节点上基本上不产生2倍于LO频率的信号。
分别施加给输入250、252、254、256的信号a、b、c、d是优先的预处理信号，在图11、12、14中先前已进行描述和说明。
本发明的直接转换接收器的优点包括与现有的直接转换接收器相比更大的灵敏度，更低的LO频率，减少的LO到RF的耦合，并因此而易于设计。
与现有技术相比，本发明的分谐波混频器的优点包括在由LO或RF输入信号的自混频引起的输出信号中不期望的DC分量的降低，而同时由于混频器的切换动作，原始LO信号的频率被有效地增加n倍。其结果是在LO频率的信号与大约n倍的LO频率信号之间发生不期望的混频。由于这两上信号是不同的，因此基本上不导致或很少的基带。
由RF到LO端口的泄露(其频率一般地为RF频率)由于混频器的切换动作而其频率有效地增加了n倍，但是原始RF信号的频率保持不变。其结果是不期望的混频会在RF频率的信号与大约n倍的RF频率的信号之间发生。而且，由于这两个信号基本上是不同的，因此基本上不导致或很少的基带。
另一个优点是芯片上的可制造性，在一个实施例中该混频器核心的所有部件是晶体管，这些晶体管是很容易地在芯片上实现的。
与现有分谐波混频器相比，另一个优点是更线性化的RF传输函数，假定通过混频器的切换动作，RF+和RF-电流被交替地直接控制给混频器的输出。
最后，本发明的混频器的另一个优点是，因它在拓扑结构上类似于吉伯混频器，大量的先前经验都可以采用，因而可以加速设计。
3、预处理器在图18中示出了本发明的预处理器的一个实施例。如图所示的，该预处理器包括限制器电路126和计算电路125，该预处理器接收一个180/n度的分相LO信号，其中n是大于1的整数，并产生一个相对于输入信号已改进了其切换特性的、经预处理的180/n度的分相LO信号。
在一个实施例中，该输入信号是一个分相正弦信号，但是应明白其它类型的信号象方波、斜波、锯齿波等都是可行的。图26表示一个配置成产生90度分相正弦信号的本地振荡器。
如图所示，一个输入线350连接到第一延迟模块352和相检测器354。以串行方式第一延迟模块352连接到延迟模块356，延迟模块356连接到延迟模块358，延迟模块358连接到延迟模块360。在一个实施例中，每个延迟模块都是可编程的延迟单元。相检测器354通过各自的数据线362连接到每个延迟模块352、356、358、360。
相检测器354也连接到延迟模块360的输出，最后，分接头(tap)LO0，LO1，-LO0和-LO1连接到每个延迟模块中间和延迟模块360之后的本地振荡器。
在运行中，在输入350上提供一个正弦波信号给延迟352和相检测器354，该相检测器检测接收的正弦波相对于由每个延迟模块352、356、358和360输出的信号的相。在每个模块352、356、358和360内的延迟被调整直到线350上的入站信号与每个模块的输出之间的相变成0。在该点处，在分接头LO0，LO1，-LO0和-LO1上输出的每个信号相对于相邻的信号相位彼此相差90度，这些分接头处的信号对应于图11A中所示的信号A1、B1、A2、B2。应明白，在图26中所示的LO电路可以很容易地扩展成180/n度分相LO信号的情形。
参照图18A，180/n分相输入信号的分量被标识为分接头LO0，LO1，......LOn-1，-LO0，-LO1，......-LOn-1。应明白，共有2n个分量，即可以是2n个单端分量，也可以差分分量。但是为与前面描述的一致，这两种情形都称之为2n个分量，应明白，在差分情形中，来自n个差分信号的2n个分量，其每一个都包括一个正相和负相分量，这两个都是2n个分量中的一个。
借助于引用这些分量、所使用的术语LO0，LO1，......LOn-1，-LO0，-LO1，......-LOn-1，范围是从0～n-1的下标指n个差分模式信号中的一个，并且分量的符号代表它是该差分模式信号的正相或负相分量，利用一个正相分量，以及一个负相分量，如果存在的话，指示该差分信号的负相分量。
限制器电路126限制了该输入信号以产生一个分相限制信号。在一种实现中，该限制器电路通过放大并限幅该输入信号而限制它的每一个分量以形成一个方波。计算电路127接收一个分相限制信号，并对其响应，计算性地组合其分量以产生一个分相输出信号。
在一个实施例中，该分相限制信号是一个180/n分相信号，其中的2n个分量分别被标记为LO0*，LO1*，....，LOn-1*，-LO0*，-LO1*，....，LOn-1*。可以看出，对输入分量来说，这与前面讨论的基本一样的术语，仅有差别是加了一个上标*以将这些限制的分量与输入分量区分开。而且，也应明白，这2n个分量可以是2n个单端信号或n个差分信号，并且这2n个术语可以用于两种情形中以保持与先前讨论的一致。应明白，在差分情形中，有n个差分信号，每一个正或负相分量，这两种都是2n个分量之一。
在另一个实施例中，输出信号是类似的180/n分相信号，其中的2n个分量分别被标记为PLO0+，PLO1+，....，PLOn-1+，PLO0-，PLO1-，....，PLOn-1-。而且，也应明白，这2n个分量可以是2n个单端信号或n个差分信号，并且这2n个术语可以用于两种情形中的分量以保持与先前讨论一致。
相对于用于引用输出信号中的分量的术语PLO0+，PLO1+，....，PLOn-1+，PLO0-，PLO1-，....，PLOn-1-，下标指示从0到n-1的n个差分信号之一，而上标，或+或-，分别指示该分量是差分信号的正或负相分量。
在一个实现中，如图18A所示，该限制器电路包括多个差分比较器128a，128b，128b，其中每一个接收作为输入的输入信号的一个分量LOj以及它的反相(inverse)-LOj，并且对其响应，输出两个信号LOj*和-LOj*，以及信号-LOj*是信号-LOj的一个限制形式。这两个输出信号是由该限制器电路产生的限制分相输出信号的分量。
每个差分比较器配置成当相应的输入信号超过它的负相时断言其中的一个输出。但是，应明白，当相应的输入等于或超过其反相时断言该输出的实施例，或当相应的输入低于或等于或低于其反相时断言该输出的实施例是可能的。应明白，根据其条件断言一个信号意味着将信号置高状态或低状态。
图19a-19B是用于进一步说明该限制器电路的实施的示例，这些图是相同的，区别在于图19A(3)指明PLO0+，PLO1+，....，PLOn-1+，而图19B(3)指示PLO0-，PLO1-，....，PLOn-1-。
图19A(1)指示给限制器电路的一个示例分相信号的分量，特别地说明了LO0，LO1，LOk-1，LOk，LOk+1，LOn-1，-LO0，-LO1，-LOk-1，-LOk，-LOk+1和-LOn-1，这些分量在图19B(1)中重现。
图19A(2)指明的由该限制器电路产生的限制的分相输出信号的分量，特别地说明了LO0*，LO1*，LOk-1*，LOk*，LOk+1*，LOn-1*，-LO0*，-LO1*，-LOk-1*，-LOk*，-LOk+1*，-LOn-1*。其中LO0*代表LO0的限制形式，LO1*代表LO1的限制形式，LOk-1*代表LOk-1的限制形式，LOk*代表LOk的限制形式，LOk+1*代表LOk+1的限制形式，LOn-1*代表LOn-1的限制形式，-LO0*代表-LO0的限制形式，-LO1*代表-LO1的限制形式，-LOk-1*代表-LOk-1的限制形式，-LOk*代表-LOk的限制形式，-LOk+1*代表-LOk+1的限制形式，-LOn-1*代表-LOn-1的限制形式，这些分量在图19B(2)中重现。
可以看出，在本例中的每个限制分量是一个方波，当对应的正弦输入信号大于它的反相时该方波被断言成逻辑高状态，当两者相等时断言成中间状态，并且当对应的输入分量是小于它的反相被置成逻辑低状态。因此，例如，当LO0大于-LO0时LO0*是高状态，并且当LO0小于-LO0时LO0*是低状态。
参照图18A，该限制分量被输入给计算电路127，在此计算性地组合这些信号以形成预处理的输出信号。在一个实现中，如图18A所示，该预处理输出信号的每个分量是由该限制信号的一个分量形成并与其对应。在该实现中，该输出分量的形成是通过将下一个连续相延迟限制分量的反相加到对应的限制分量完成的。例如，参照图8A，输出分量PLOk+是通过将-LOk+1*加到LOk+形成的。类似地，该输出分量PLOn-3-是通过将-LOn-2*加到-LOn-3*形成的。作为另一个示例，输出分量PLOn-1*通过将-LO0*到LOn-1*形成的。
由于相延迟分量的反相的相加相当于相延迟分量的相减，前述的操作逻辑上等同于通过从对应限制分量中减去下一个连续相延迟限制分量而形成一个输出分量。因此参照图19A，PLO0+是通过从LO0*中减去LO1*而形成的，或者等同地，将-LO1*加到LO0*；PLOi+通过从LO1*减去LO2*形成的，或者等同地，将-LO2*到LO1*；PLOk-1+是从LOk-1*中减去LOk*而形成的，或者等同地，将-LOk*加到LOk-1*；PLOk+是通过从LOk*中减去LOk+1*而形成的，或者等同地，将-LOk+1*加到LOk*；PLOk+1+是通过从LOk+1*中减去LOk*而形成的，或者等同地，将-LOk*加到LOk1*；以及PLOn-1+是通过从LOn-1*中减去LO0*而形成的，或者等同地，将-LO0*加到LOn-1*；类似地，参照图19B(3)，PLO0-是通过从-LO0*中减去-LO1*而形成的，或者等同地，将-LO0*加到LO1*；PLO1-是通过从-LO1*中减去-LO2*而形成的，或者等同地，将-LO1*加到LO2*；PLOk-1-是通过从-LOk-1*中减去-LOk*而形成的，或者等同地，将-LOk-1*加到LOk*；PLOk-是通过从-LOk*中减去-LOk+1*而形成的，或者等同地，将-LOk*加到LOk+1*；PLOk+1-是通过从-LOk+1*中减去-LOk*而形成的，或者等同地，将-LOk+1*加到LOk*；PLOn-1-是通过从-LOn-1*中减去LO0*而形成的，或者等同地，将-LOn-1*加-到LO0*。
在图19A-19B中示出的这些预处理信号的分量PLO0+，PLO1+，...PLOk-1+，PLOk+，PLOk+1+，...PLOn-1+，PLO0-，PLO1-，..PLOk-1-，PLOk-，PLOk+1-，...PLOn-1-与在这些图中示出本地振荡器输出的分量LO0，LO1，...LOk-1，LOk，LOk+1，...LOn-1，-LO0，-LO1，...-LOk-1，-LOk，-LOk+1，...-LOn-1相比具有改进的切换特性。尤其是，它们在状态的开与关之间具有更陡的转换，第二，在某一时间仅有一个分量处于开状态。
在由此表示的状态的开与关之间的转换是由波形LO0*，LO1*，...LOk-1*，LOk*，LOk+1*，...LOn-1*，-LO0*，-LO1*，...-LOk-1*，-LOk*，-LOk+1*，...-LOn-1*的零交叉来限定的。这删除了对幅度不匹配的灵敏性，这种不匹配出现在当信号LO0，LO1，...LOk-1，LOk，LOk+1，...LOn-1，-LO0，-LO1，...-LOk-1，-LOk，-LOk+1，...-LOn-1用于直接驱动混频器的切换动作时。该问题非常容易地示出图19A(1)中，其中数字128分别在信号LOk-1，LOk和LOk+1之间的交叉点，这些点为LOk定义了期望的开状态。从中可以看出，这种开状态的持续时间高度依赖于信号LOk-1，LOk和LOk+1的相对幅度。相对比，可以观察到对于对应的预处理分量PLOk+，开状态并不完全地依赖于从中它所导出的信号的相对幅度，LOk*和LOk+1*，只有这些信号的零交叉。
信号PLO0+，PLO1+，...PLOk-1+，PLOk+，PLOk+1+，...PLOn-1+，PLO0-，PLO1-，...PLOk-1-，PLOk-，PLOk+1-，...PLOn-1-的另一个有用的属性是每一个都关于水平轴对称，这种对称可以确保信号分量缺少偶次谐波，并且这种偶谐波在涉及半LO注入的应用中是不希望有的，因为偶谐波会导致RF或LO输入的自混频，并且在输出信号中引入不期望的DC分量。(在涉及LO频率是RF频率的1/n倍的应用场合中，在预处理分量中避免n度谐波是有用的)。在涉及差分输入或输出的应用中偶谐波也是不希望有的，因为使用差分输入或输出的目标就是避免偶谐波。
本发明的预处理器的第二实施例示于图18B中，该实施例与前面图18A的实施例基本相同，区别在于图18A的差分比较器(如图所示具有两个电压模式输出LOj*和-LOj*)用具有四个电流模式输出的差分比较器来替代，其中两个输出承受电流LOj*，两个输出承受-LOj*。
本发明的预处理器的第三实施例示于图18C中，该实施例与前面图18B的实施例基本相同，区别在于不是将下一个相延迟分量的反相-LOj+1*(LOj+1*)加到分量LOj*(-LOj*)以导出一个预处理的输出分量PLOj+(PLOj-)，而是下一个相延迟分量LOj+1*(-LOj+1*)被从分量LOj*(-LOj*)中减去以导出预处理的输出分量PLOj+(PLOj-)。
本发明的预处理器的第四实施例示于图18D中，该实施例与前面图18A的实施例基本相同，区别在于每一个差分比较器是用两个单端比较器来替代，一个用于LOj，另一个用于-LOj。这些单端比较器中的每一个被配置成当对应的输入信号超过参考DC电平时将其输出信号置于被断言的状态。在一个示例中，该参考电平是双极型晶体管的阈值。
图18B的实施例的实现示于图16中。其中相同的元件用同一个数字表示。特别地，级120、121和122的实现示于图16中。级120接收作为输入的LOk+1和--LOk+1，并产生作为输出的PLOk+1+和PLOk+1-。级121接收作为输入的LOk和-LOk，并产生作为输出的PLOk+和PLOk-，级122接收作为输入的LOk-1和-LOk-1，并产生作为输出的PLOk-1+和PLOk-1-。
级121代表其它的级，下面将对其进行详细描述。如所示，LOk施加给差分比较器125的输入124a，而-LOk施加给124b。差分比较器125包括四个NPN型晶体管129a、129b、129c、129d。分量LOk施加给两个最左的晶体管的基极129a、129b，而分量-LOk施加给最右的两个晶体管129c、129d。响应LOk达到比-LOk更高的状态，在两个晶体管129a、129b的集电极上产生一个电流模式信号LOk*；响应一LOk达到比LOk更高的状态，在两个晶体管129c、129d的集电极上产生一个电流模式信-号-LOk*。
晶体管129a的集电极连接到用数字150标识的NODEk+，然后又依次通过电阻126a连接到用数字123标识的Vcc。如图所示的，级120的晶体管152c的集电极也连接到NODEk+，断言信号分量一LOk处于高状态后，该晶体管引出电流-LOk+1*。电流PLOk+1*因此通过电阻126a而产生，该电流通过在NODEk+处的电流转换后而等于所要的LOk*+(-LOk+1*)。
类似地，晶体管129d的集电极连接到用数字151标识的NODEk-，而NODEk-然后又依次通过电阻126b连接到Vcc。节点120的晶体管152b的集电极也连接到NODEk-，断言信号分量LOk+1处于高状态后，晶体管152b引出电流LOk+1*。电流PLOk-因此通过电阻126b而产生，该电流通过在NODEk-处的电流转换后而等于所要的(-LOk*)+LOk+1*。
类似的分析同样适于级120和122。在级120中，通过电阻154a产生电流PLOk+1*，该电流通过在NODEk+1+处的电流转换后而等于所要的LOk+1*+(-LOk+2*)。类似地，通过电阻154b产生电流PLOk+1-，该电流通过在NODEk+1-处的电流转换后而等于所要的(-LOk+1*)+LOk+2*。
在级122中，通过电阻156a产生电流PLOk-1+，该电流通过在NODEk-1+处的电流转换后而等于所要的LOk-1*+(-LOk*)。注意的是，电流-LOk*是从节点NODEk-1+处通过级121内的晶体管129c的集电极引出的，该集电极连接到级122内NODEk-1+并在断言信号分量-LOk后引出电流-LOk*。类似地，通过电阻155b产生电流PLOk-1-，该电流通过在NODEk-1-处的电流转换后而等于所要的(-LOk-1*)+LOk*。注意的是，电流LOk*是从节点NODEk-1-处通过级121内的晶体管129b的集电极引出的，该集电极连接到级122内NODEk-1-并在断言信号分量LOk后引出电流LOk*。
每一级具有一个电流源，级122中的源128是一个代表性的示例，每一个电流源从当时处于活动的级内的晶体管中引出电流I0。这些电流源当断言为I0/2时确定LOk-1*，LOk*，LOk+1*，-LOk-1*，-LOk*，-LOk+1*的值，当断言为I0时确定PLOk-1+，PLOk+，PLOk+1+，PLOk-1，PLOk-，PLOk+1-，的值。
图17A-17B是进一步描述图16的实现操作的示例波形。信号分量LOk-1*，-LOk-1*，LOk*，-LOk*，LOk+1*， -LOk+1*中的每一个具有周期T，这与信号分量LOk-1，-LOk-1，LOk，-LOk，LOk+1，-LOk+1相同，信号分量LOk-1*，-LOk-1*，LOk*，-LOk*，LOk+1*，-LOk+1*是从信号分量LOk-1，-LOk-1，LOk，-LOk，LOk+1，-LOk+1中导出的。如图所示的，信号分量LOk-1*，LOk*，LOk+1*被连续地彼此相延迟了T/2n，信号分量-LOk-1*，-LOk*，-LOk+1*也是一样，其中n是大于1的整数。
参照图17A，信号PLOk-1+是通过将LOk-1*加到(-LOk*)而形成的，信号PLOk+是通过将LOk*加到(-LOk+1*)而形成的，以及参照图17B，信号PLOk-1-是通过将(-LOk-1*)加到LOk*而形成的，信号PLOk-是通过将(-LOk*)加到LOk+1*而形成的。如图所示，这此信号中每一个包括正向走向脉冲与负向走向脉冲的交替，其中每一个具有T/2n的持续时间，并且在连续的正向走向脉冲与负向走向脉冲之间的间隔是(n-1)*T/2n。
本发明的预处理器的第二实施例将在下参照图6A-6E进行说明。在本例中，该预处理器被配置成接收具有2n个分量且具有周期T的分相输入信号，其中n是大于1的整数，并由此产生一个具有2n个分量的分相输出信号，其中周期T包括2n个基本不重叠的持续时间为T/2n的子周期，使输出信号这样以便其切换性能相对于输入信号能得到提高。尤其是，在周期T的每个T/2n子周期期间，同一时刻仅有输出信号的一个分量被断言，并且在每个子周期内断言不同的输出分量。而且，每个分量基本上是相对于水平轴对称的，如图6A-6E中的数字109所示。第三，在关与开状态之间或者开与关之间(如图6A-6E中分别用数字109、108所标的)的传输时间是非常快的，这意味着(为了公开的目的)传输速率超过(2n×A)/T，其中A是所断言的开相对于关状态所达到的幅度。参照图6A-6E，这是在电平108与109之间的差异。
这些特性在n＝2的情形中也可以施加到图11、12、14、21、22中所示的波形，以及在图17和19中的一般情形。
图20A给出在n＝2的情形下实施本发明的预处理器的模块图。图22A中所示的预处理器包括第一比较器130和第二比较器131。第一比较器130包括一个输入LO0和一个输入-LO0。在本配置中第一比较器130包括分别标记为LO0*和-LO0*的双输出，这些输出都连接到加总单元132。
第二比较器131包括一个输入LO1和一个输入-LO1。第二比较器131包括分别标记为LO1*和-LO1*的双输出，这些输出都连接到加总单元132。加总单元132提供标记为a、b、c、d的四个输出，这在前面已讨论过。如图所示的，输出a等于PLO0+，依次又等于LO0+(-LO1*)；输出c等于PLO1+，依次又等于LO0*+LO1*；输出d等于PLO0-，依次又等于(-LO0*)+LO1*；输出b等于PLO1-，依次又等于(-LO0*)+(-LO1*)。
在操作中，第一比较器130接收输入LO0和-LO0，并产生如下输出如果LO0＞-LO0那么LO0*＝1，-LO0*＝0如果-LO0＜LO0那么LO0*＝0，-LO0*＝1如果LO0＝-LO0那么LO0*＝1/2，-LO0*＝1/2当然其中交替实现也是可行的，其中如果LO0＝-LO0那么LO0*＝-LO0*，或者LO0*＝-LO0*＝1。
第二比较器131的操作是镜象第一比较器130的操作，下面等式定义了第二比较器131的关系与操作如果LO1＞-LO1那么LO1*＝1，-LO1*＝0如果LO1＜-LO1那么LO1*＝0，-LO1*＝1如果LO1＝-LO1那么LO1*＝1/2，-LO1*＝1/2同样，交替实现也是可行的，其中如果LO1＝-LO1那么LO1*＝-LO1*＝0或者LO1*＝-LO1*＝1。
信号分量LO0*、-LO0*和LO1*、-LO1*被提供给加总单元132，该加总单元计算性地组合这些信号分量以产生输出a、b、c、d，下面等式定义了加总单元在这些实现中的操作输出a＝PLO0+＝LO0*+(-LO1*)输出c＝PLO1+＝LO0*+LO1*
输出d＝PLO0-＝LO1*+(-LO0*)输出b＝PLO1-＝(-LO0*)+(-LO1*)图20B给出在n＝2的情形下实施本发明的预处理器的第二种实现，其中单一输出比较器133、134替代了图20A的第一种实现的双输出比较器。相对于图20A，在图20B中同样的元件用相同的数字表示。如图所示，一个第一单一输出比较器133连接到输入LO0和输入-LO0，并且具有连接到算术单元135的单一输出LO0*。类似地，一个第二单一输出比较器134连接到输入LO1和输入-LO1，并且具有连接到算术单元135的单一输出LO1*。
第一比较器133按照下式操作如果LO0＞-LO0那么LO0*＝1如果-LO0＜LO0那么LO0*＝0如果LO0＝-LO0那么LO0*＝1/2第一比较器134的操作镜象第一单一输出比较器133的操作，下式定义了第二比较器134的操作如果LO1＞-LO1那么LO1*＝1如果LO1＜-LO1那么LO0*＝0如果LO1＝-LO1那么LO1*＝1/2信号分量LO0*和LO1*被提供给算术单元135，该算术单元135组合这些输入以产生输出a、b、c、d，下面等式定义了算术单元135的操作输出a＝PLO0+＝LO0*-LO1*
输出c＝PLO1+＝LO0*+LO1*输出d＝PLO0-＝LO1*-LO0*输出b＝PLO1-＝-LO0*-LO1*图21A-21I给出了图20A中所示的预处理器实现的附加操作细节。图21A说明了从本地振荡器给预处理器的分相输入的示例。它提供了四个分相正弦信号分量LO0、LO1、-LO0和-LO1，它们彼此成90度相位。在本例中，LO1相对于LO0偏移了90度，-LO0相对于LO0偏移了180度，以及-LO1相对于LO0偏移了270度。
图21B描述了响应图21A的输入在图20A的实现中比较器130的输出处出现的信号分量LO0*，可以看出，当LO0＞-LO0时是逻辑‘1’，当两者相等时是1/2，其它情形是逻辑‘0’。
图21C描述了响应图21A的输入在比较器130的输出处出现的信号分量-LO0*，可以看出，当-LO0＞LO0时是逻辑‘1’，当两者相等时是1/2，其它情形是逻辑‘O’。
图21D描述了响应图21A的输入在比较器130的输出处出现的信号分量LO1*，可以看出，当LO1＞-LO1时是逻辑‘1’，当两者相等时是1/2，其它情形是逻辑‘0’。
图21E描述了响应图21A的输入在比较器130的输出处出现的信号分量-LO1*，可以看出，当-LO＞LO1时是逻辑‘1’，当两者相等时是1/2，其它情形是逻辑‘0’。
图21F描述了从图20A中的加总单元132输出的信号分量‘c’，从中可以看出它是信号分量LO0*与LO1*的和。
图21G描述了从图20A中的加总单元132输出的信号分量‘a’，从中可以看出它是信号分量LO0*与-LO1*的和。
图21H描述了从图20A中的加总单元132输出的信号分量‘d’，从中可以看出它是信号分量-LO0*与LO1*的和。
图21I描述了从图20A中的加总单元132输出的信号分量‘b’，从中可以看出它是信号分量-LO0*与-LO1*的和。
如果图21A的本地振荡器信号分量的周期被分成四个基本上不重叠的部分，如图21I所示，与图21F-21I的信号相比，可以看出，在每一个部分中，在一个时刻仅有一个信号被断言，并且仅有一个处于预定的状态足以致动混频器到反相极性。在一种实现中，当在某一时刻一个信号分量相对于其它分量是最高信号时就断言该信号分量。还可以看出，在每一个部分中，断言了不同的信号分量。在第一部分中，断言了信号分量‘a’，在第二部分中，断言了信号分量‘c’，在第三部分中，断言了信号分量‘d’，在第四部分中，断言了信号分量‘b’。还可以看出，这此部分的界限定义了转换点，在此转换点处信号是陡峭和尖锐的，并且这些转换点是由图21B-21E的信号分量的交叉点通过一个DC偏置来定义的。
图22A-22G给出了图20B中所示的预处理器实现的附加操作细节。图22A说明了从本地振荡器给预处理器的分相输入的示例。它与图21A相同，在此不再进一步说明。
图22B描述了响应图22A的输入在图20B的实现中比较器133的输出处出现的信号分量LO0*，可以看出，当LO0＞-LO0时是逻辑‘1’，当两者相等时是1/2，其它情形是逻辑‘0’。
图22C描述了响应图22A的输入在比较器134的输出处出现的信号分量LO1*，可以看出，当LO1＞-LO1时是逻辑‘1’，当两者相等时是1/2，其它情形是逻辑‘0’。
图22D描述了从图20B中的算术单元135输出的信号分量‘c’，从中可以看出它是信号分量LO0*与LO1*的和。
图22E描述了从图20B中的算术单元135输出的信号分量‘a’，从中可以看出它是信号分量LO0*与LO1*的和。
图22F描述了从图20B中的算术单元135输出的信号分量‘d’，从中可以看出它是信号分量LO0*与LO1*的和。
图22G描述了从图20B中的算术单元135输出的信号分量‘b’，从中可以看出它是信号分量LO0*与LO1*的和。
这些信号分量与图21F-21I的信号分量相同，不需要进一步的讨论。
图23A描述了图20A的实现的一个示例。本质上，它是图16的实施例在n＝2时的一种情形。如所示，设置有级130和131。每一级具有四个NPN型晶体管。标号为1-4。提供电流I0的电流源被提供给每一级，其中电源源128是一个代表性示例，该电流源连接到该级中每个晶体管的发射极，信号分量LO0连接到晶体管1和2的基极，信号分量-LO0连接到晶体管3和4的基极。类似地，信号分量LO1连接到级131的晶体管1和2的基极，信号分量-LO1连接到晶体管3和4的基极。
级130的晶体管1的集电极连接到NODE0+，然后又依次通过电阻连接到用数字123标识的Vcc。类似地，级130的晶体管4的集电极也连接到NODE0-，然后依次通过电阻连接到Vcc。
级131的晶体管1的集电极连接到NODE1+，然后又依次通过电阻连接到Vcc。类似地，级131的晶体管4的集电极也连接到NODE1-，然后依次通过电阻连接到Vcc。
级130的晶体管2的集电极连接到级131内NODE1+，并且级130的晶体管3的集电极连接到级131内NODE1-。类似地，级131的晶体管2的集电极也连接到级130内的NODE0-，级131的晶体管3的集电极连接到级130内NODE0+。
由于在NODE0+处的电流守恒，电流PLO0+将等于LO0*与(-LO1*)的和。由于在NODE0-处的电流守恒，电流PLO0-将等于LO1*与(-LO0*)的和。由于在NODE1+处的电流守恒，电流PLO1+将等于LO1*与LO0*的和。由于在NODE1-处的电流守恒，电流PLO1-将等于LO0*与(-LO1*)的和。
当被断言后，电流LO0*、-LO0*、LO1*与-LO1*将达到I0/2的值。当被断言后，电流PLO0+、PLO0-、PLO1+与PLO1-将达到I0的值，并且关于I0/2的DC偏置对称，在图23B中描述了这种情形，它描述了在现实实施中的信号分量a(PLO0+)，d(PLO0-)，c(PLO1+)和b(PLO1-)。
图12A-12H描述了在本发明的一个实现中该预处理器输出的希望特性，在本例中将预定状态定义为将混频器致动为反相极性的状态，可以看出信号分量a、b、c、d中每一个在图中指出的LO周期的四个基本不重叠的部分的一个中达到这种预定状态，并且在一个时刻仅有一个信号分量在该预定状态断言，可以由图12A-12D看出。可以观察到，混频器反相极性处的切换点71是由用于产生该预处理器输出的分量LO0*、-LO0*、LO1*与-LO1*的DC偏置交叉点来限定的。而且，还可以观察到在这些观察点处信号分量的斜率(用数字70、72标记)是非常陡且尖锐的。
图25是图23A的预处理器的实施例详细电路，并且与其它图相比，相同的元件用相同的数字来标识。要关注的是断言的差异在于，在图25中，在级130内的晶体管1和2的次序是相反的，并且晶体管3和4的次序也是相反的。另一个差异是增加了一个缓冲器系统552，该缓冲器系统通过给预处理器的输出级增加一个高输入阻抗和低输出阻抗来改进该混频器和预处理器的性能，每个晶体管Q44-Q47作为一个电压缓冲器以在输出a、b、c、d提供一个来自Vcc的电压，该电压与晶体管基极处的电压偏离一个常量，并且具有低系列的阻抗，电阻R22-R19与Q44-Q47达到期望的阻抗变换。
其它的，该详细实施例的结构与操作与图23A所示的相同，在此不需要进一步的描述。
图28A描述了本发明的预处理器的操作方法的一个实施例。在步骤410，限制分相LO输入以产生一个分相限制信号，在步骤411，该限制信号的分量被计算性地进行组合以形成该输出信号的分量。
图28B描述了本发明的预处理器的操作方法的一个实施例。在步骤412，限制分相LO输入以产生一个分相限制输出信号，其分量是方波；在步骤413，该方波被一对一对地计算性地组合以形成分相输出信号。在一个实现中，每个方波已从其它那减少了它的相延迟后继(successor)以形成输出信号的分量，并且也从它的中间相领先前导(predecessor)中减掉以形成该输出信号的另一个分量。
应明白，在图21和22中对信号分量a、b、c、d以及图19A-19B对LO0*，LO1*，...LOk-1*，LOk*，LOk+1*，...LOn-1*，-LO0*，-LO1*，...-LOk-1*，-LOk*，-LOk+1*，...-LOn-1*的描述是实际中的理想化，对于信号转换来说，有一些有限的斜率，在图6和23中描述的信号描述了在实际实现中可能发生的有限斜率的变换。
对于前述示例中的差分模式信号是单端信号时的实施例也是可行的，或者当前述的电流模式信号是电压模式时或者相反时都是可行的。对于在预处理器核心内的晶体管包含或使用双极型PNP晶体管、MOSFET、HBT、BJT、CMOS技术、HEMT、MODFET、二极管、MESFET、JFET等时实施例是有可能的。
从前述中可以看出，本发明的预处理器的优点是与正弦分相信号相比的分相LO信号，该LO信号具有在其开与关之间陡峭的转换，由此导致在由这种LO信号驱动的混频器中改进的增益、噪声性能以及灵敏度。
本发明预处理器的另一个优点是分相信号的开与关之间的转换是由LO零交叉来限定，它可以更好地防止RF的自混频，并对对LO幅度匹配性和LO波形的类型或形状的依赖性更小。
本发明的分谐波混频器与预处理器的组合的优点是与由正弦分相LO信号驱动的分谐波混频器相比，它具有较小的转换损耗，可以假定所有的RF输入电流都保持在输出中。
这种组合的另一个优点是由于在预处理的分相LO输入的开与关之间陡峭的转换，使得噪声与对干扰的灵敏性下降。
本发明的预处理器的另一个优点是具有降低或消除从RF输入到混频器的LO输入不希望的耦合或泄露。在本文中描述的没有预处理的系统中，可以在RF输入线上提供一个强分组器，因此可将其自身耦合到本地振荡器线上。在混频处理过程中，不期望的分组器频率可在输出信号导致DC干扰，这种类型的耦合即便是本地振荡器以大约RF频率的1/2振荡时也会发生，因为混频器核心在本地振荡器周期内切换极性4次，也就是说以两倍于本地振荡器的频率切换。该预处理器可以减少由RF分组器导致的混频器输出中的DC误差多于40dB。
在LO频率是RF频率的1/2时可以导出该结论。参照图8，混频器极性的切换被标记为(τ1，τ2，τ3，τ4)。这种转换发生在当两个本地振荡器信号交叉在一起时，导致混频器核心内两个独立的晶体管之间的切换发生，因此相关的定时τ1，τ2，τ3，τ4是非常重要的。
但是，干扰非常不利地影响了定时τ1，τ2，τ3，τ4。之所以说它不利是因为偏移τ1，τ2，τ3，τ4对混频器的选择性能有影响。这种定时变化的发生是因为混频器极性的每个变化发生在两个振荡器信号的交叉处，因此，当干扰信号耦合到这些本地振荡信号之一上时，它就可以偏移切换的时间。例如，假定本地振荡器信号是正弦信号，并且小干扰信号的幅度是Vint，在τ1时刻，该转换时间被偏移了τ1′-τ1=22Vint(τ1)2π-FLOVLO=Δ1]]>并且在τ2τ2′-τ2=-22Vint(τ2)2π-FLOVLO=Δ2]]>
其中VLO和FLO分别是本地振荡器的幅度和频率。
现在，如果Vint(t)＝Acos(2πFRFt+φ(t))(其中FRF是期望的RF频率，并且φ(t)是缓慢变化的相)，如在一个带内分组器的情况下，那么当本地振荡器信号从τ1到τ2、通过该周期的1/4时或90度时，Vint(t)通过180度并因此而反转极性。(在本部分中对极性及极性反相的引用请参见前面关于相乘因子以两倍于LO频率切换的讨论)。换句话说，Vint(τ1)＝-Vint(τ2)，在数学上相当于Δ1=Δ2=22Acos(2πFRFτ1+φ(t))2πFLOVLO]]>下面的问题是前述的在切换τ1、τ2等处的偏移是如何影响该混频器的性能的，该混频器的输出仅是它的极性与其RF输入的乘积，因此，混频器极性在时间上的傅里叶系数描述了该混频器的行为。
为使下面的数学讨论更容易，需要一些变换。
x＝τ-T/8(其中T是LO的周期)因此，它符合下式x1＝τ1-T/8，x2＝τ2-T/8，x3＝τ3-T/8，x4＝τ4-T/8，f(x)＝(极性)/2+1/2以下式开始
f(x)=Σn=o∞ancos(2πnxT)+bnsin(2πnxT)]]>a0=1T(∫x1x2dx+∫x3x4dx)=x2+x4-x1-x3T]]>an=2T∫x1Tx2cos(2πnxT)dx+2T∫x3x4cos(2πnxT)dx]]>=1nπ(sin(2πnx2T)+sin(2πnx4T)-sin(2πnx1T)-sin(2πnx3T))]]>bn=-1nπ(cos(2πnx2T)+cos(2πnx4T)-cos(2πnx1T)-cos(2πnx3T))]]>并将该式施加给RF分组器已连接到正弦本地振荡器输出上的情形x1=2Acos(φ(t))4πFLOVLO]]>x2=T4+2Acos(φ(t))4πFLOVLO]]>x3=T2]]>x4=3T4]]>解傅里叶系数a0=1/2]]>a1=-2Acos(φ(t))2VLOπ]]>b1=2Acos(φ(t))2VLOπ]]>a2=-2Acos(φ(t))VLOπ]]>b2=2π]]>在前述中，a2是个难题，它导致输出中的下式
a2cos(4πtT)=-2Acos(φ(t))VLOπcos(4πtT)]]>=-2A2VLOπ[cos(4πtT+φ(t))+cos(4πtT-φ(t))]]]>其中上面第一项与RF输入上的原始Rf分组器是相同的，(Acos(2πfRFt+φ(t))，其中FRF＝2/T)。因此该项将分组器混合到DC。
下一个问题是预处理对这种机制的影响，有两个位置RF分组器可耦合到本地振荡(LO)信号上1)在预处理之前；以及2)在预处理之后。
如果在预处理之后RF分组器耦合到本地振荡器之上，一个类似的机制就会激活，但是由于以下两种原因这种效果会得到削弱1)在预处理器与混频器之间的物理连接保持很短，由此将耦合效果降低到可忽略的程度；以及2)在预处理之后的信号转换可以认为是非常快且陡峭的，由此可将时间偏移的效果降低因子 其中(gain)(增益)是预处理器的输入增益。
可替换地，如果RF分组器在预处理之后耦合到本地振荡器信号上，就会发生一个完全不同的机制，因为该预处理将LO0与-LO0以及LO1与-LO1进行对比以产生两个被加总的90度相移的方波，参照图14A(5)，一个依赖于LO1的RF分组器仅影响x1和x3。
对于给定的(正弦)本地振荡器信号，切换仅发生在零交叉处，相距180度，同时一个RF分组器将在转换之间通过360度，意味着在两个转换处具有大约同样的值，在两个转换处同样的值引起a2项减少为零，表示如下
x1=12Vint(φ(t))2πFLOVLO]]>x3=T2-12Vint(φ(t))2πFLOVLO=T2-x1]]>再次，设置Vint(t)＝Acos(2πFRFt+φ(t))，得出下列结果x1=Acos(φ(t))4πFLOVLO]]>x2=T4]]>x3=T2-Acos(φ(t))4πFLOVLO]]>x4=3T4]]>解傅里叶系数a0＝1/2a1=Acos(φ(t))πVLO]]>b1＝0a2＝0b2=2π]]>其中a2和b2独立于φ(t)。因此，耦合到本地振荡器上的RF分组器在预处理之前将并不会将其自身向下混频(mix down)。
总的来说，如果没有预处理，假定是正弦本地振荡器输出，由RF分组器导致的DC误差是DCerror=A2K124πVLO]]>A＝分组器的幅度KL＝耦合系数VLO＝LO幅度但是，利用预处理，来自RF分组器的DC误差是
DCerror=A2K24πVLO·gain]]>K2＝从预处理器到混频器行(line)的耦合(K2＜＜K1)GAIN＝预处理器的增益(在所示的实施例中介于3-10之间)通过示例，如果gain＝3并假定K2＝K1/30，可以看出在本例中的预处理减少了来自分组器的误差40dB。
仅管上面描述了本发明的特定实施例、实现、及实现的样例，但是应明白，这些仅是示例而不是限制性的，本发明的范围和广度由下面的权利要求限定，而不是由这里描述的特定实施例所限制。
权利要求
1.一种用于改进具有2n个分量的分相输入信号的切换特性的电路，其中n是大于1的整数，包括限制器电路(126)，用于限制输入信号的分量以产生一个受限的分相信号；以及算术电路(127)，用于计算性地组合该受限的分相信号的分量以产生一个相对于输入信号具有改进切换特性的输出分相信号，其中该输出信号具有该输入信号的频率和2n个分量。
2.一种用于改进具有一个频率和2n个分量的分相输入信号的切换特性的方法，其中n是大于1的整数，包括限制输入信号的分量以产生一个受限的分相信号；以及计算性地组合该受限信号的分量以产生一个具有输入信号的频率和2n个分量的分相输出信号。
3.一种用于改进具有2n个分量的分相输入信号的切换特性的电路，其中n是大于1的整数，并且输入信号的周期为T，包括至少一个输入，用于接收该分相输入信号的分量；以及处理电路，用于响应该分相输入信号而产生一个也具有2n个分量的分相输出信号，其中对于周期T的每个基本不重叠的T/2n的子周期，1)每次仅有输出信号的一个分量被断言，并且在每个子周期中断言不同的输出分量，2)每个输出分量基本上缺少偶次谐波，以及3)对于每个分量的开与关状态之间的转换是很快的。
4.一种用于改进具有2n个分量和周期为T的分相输入信号的切换特性的方法，其中n是大于1的整数，包括接收分相输入信号的分量；以及响应该分相输入信号而产生一个也具有2n个分量的分相输出信号，其中对于周期T的每个基本不重叠的持续时间为T/2n的子周期，1)每次仅有输出信号的一个分量被断言，并且在每个子周期中断言不同的输出分量，2)每个输出分量基本上缺少偶次谐波，3)对于每个分量的开与关状态之间的转换是很快的。
5.一种电路，包括具有第一输入和第二输入以及第一输出节点与第二输出节点的第一比较器(130)，其中如果第一输入上的信号大于第二输入上的信号，则该第一比较器在所述的第一输出节点上输出一个第一值以及在第二输出节点上输出第二值，以及如果第一输入上的信号小于第二输入上的信号，则该第一比较器在所述的第一输出节点上输出一个第二值以及在第二输出节点上输出第一值；具有第三输入和第四输入以及第三输出节点与第四输出节点的第二比较器(131)，其中如果第三输入上的信号大于第四输入上的信号，则该第二比较器在所述的第三输出节点上输出一个第一值以及在第四输出节点上输出第二值，以及如果第三输入上的信号小于第四输入上的信号，则该第二比较器在所述的第三输出节点上输出一个第二值以及在第四输出节点上输出第一值；算术单元(132)，连接到所述的第一、第二、第三、第四输出节点并具有第五、第六、第七、第八输出，其中所述算术单元按照下列方式组合在第一、第二、第三、第四输出节点上的信号第五输出信号从第一输出节点信号加第三输出节点信号导出；第六输出信号从第一输出节点信号加第四输出节点信号导出；第七输出信号从第二输出节点信号加第三输出节点信号导出；第八输出信号从第二输出节点信号加第四输出节点信号导出。
6.一种电路，包括具有第一输入和第二输入以及第一输出节点的第一比较器(133)，其中如果第一输入上的信号大于第二输入上的信号，则该第一比较器在所述的第一输出节点上输出一个第一值，以及如果第一输入上的信号小于第二输入上的信号，则该第一比较器在所述的第一输出节点上输出一个第二值；具有第三输入和第四输入以及第二输出节点的第二比较器(134)，其中如果第三输入上的信号大于第四输入上的信号，则该第二比较器在所述的第二输出节点上输出一个第一值，以及如果第三输入上的信号小于第四输入上的信号，则该第二比较器在所述的第二输出节点上输出一个第二值；算术单元(135)，连接到所述的第一、第二输出节点并具有第三、第四、第五、第六输出，其中所述算术单元按照下列方式组合在第一、第二输出节点上的信号第三输出信号从第一节点输出信号加第二节点输出信号导出；第四输出信号从第一节点输出信号减第二节点输出信号导出；第五输出信号从第二节点输出信号减第一节点输出信号导出；第六输出信号从第一节点输出信号的反相减第二节点输出信号导出。
7.一种接收2n个输入信号的电路，其中n是大于1的整数，每个输入信号具有频率f和包含有2n个持续时间为T/2n的基本上不重叠的部分，以及作为对其的响应，提供2n个相对输入信号具有改进的切换特性的输出信号，其中这些输出信号中有且仅有一个在周期T内的持续时间为T/2n的2n个部分的每一个中被断言在预定状态，并且在每个部分内断言输出信号的不同的一个在预定状态，其中每一个输出信号具有频率f，并且在输出信号内的断言与未断言的状态之间的转换发生在所选择的一些输入信号之间的DC交叉点处。
8.一种用于处理2X多个分相输入信号的方法，其中X是大于1的整数，包括成对地对比所述的输入信号；根据所述的对比为每个成对的对比计算一个中间信号；以及组合这些中间信号以形成2X多个分相输出信号，其中这些输出信号在输入信号的交叉点处在第一与第二状态之间切换。
9.一种用于处理四个分相本地振荡器信号以提供四个具有改进切换特性的输出信号的方法，所述方法包括如果所述的第一本地振荡器输出大于所述的第二本地振荡器输出并且所述的第三本地振荡器输出大于所述的第四本地振荡器输出则设置第一预处理器的输出为一个预定的状态；如果所述的第一本地振荡器输出小于所述的第二本地振荡器输出并且所述的第三本地振荡器输出大于所述的第四本地振荡器输出则设置第三预处理器的输出为一个预定的状态；如果所述的第一本地振荡器输出小于所述的第二本地振荡器输出并且所述的第三本地振荡器输出小于所述的第四本地振荡器输出则设置第四预处理器的输出为一个预定的状态；如果所述的第一本地振荡器输出大于所述的第二本地振荡器输出并且所述的第三本地振荡器输出小于所述的第四本地振荡器输出则设置第二预处理器的输出为一个预定的状态。
全文摘要
一种直接转换接收器，用于接收第一输入信号并将其直接降频转换为基带频率，该接收器包括一个响应具有2n个分量的分相输入信号的频率变换器，其中n是大于1的整数。该分相信号的周期T是第一输入周期的大约n倍，该频率变换器以大约2n/T的速率在切换第一输入信号给第一输出与切换第一信号给第二输出之间交替，可使用一个预处理器来改进分相输入信号的切换性能。
文档编号H03D7/14GK1607720SQ200410088400
公开日2005年4月20日 申请日期2000年3月2日 优先权日1999年3月2日
发明者阿廖沙·C·莫尔纳, 拉胡尔·马贡 申请人:天工方案公司