专利名称：噪声抑制电路的制作方法
技术领域：
本发明涉及抑制在导线上传输的噪声的噪声抑制电路。
背景技术：
开关电源、变换器、照明设备的照明电路等的电力电子设备具有进行电力变换的电力变换电路。电力变换电路具有将直流变换成矩形波的交流的开关电路。因此，电力变换电路会使与开关电路的开关频率相等的频率的波纹电压或伴随开关电路的开关动作的噪声发生。这个波纹电压和噪声给其它设备带来不良影响。因此，在电力变换电路与其它设备或线路之间，必需设置降低波纹电压和噪声的装置。
作为降低波纹电压和噪声的装置，经常使用包含电感元件(电感器)和电容器的滤波器，即所谓LC滤波器。LC滤波器除了各有1个电感元件和电容器的滤波器之外，还有T形滤波器和π形滤波器。另外，作为电磁干扰(EMI)对策用的普通噪声滤波器也是LC滤波器的一种。普通EMI滤波器是组合共模扼流圈、常模(normal mode)扼流圈、X电容器、Y电容器等分立元件构成的。
另外，最近，作为构筑家庭通信网络时使用的通信技术，期待着电力线通信，其开发正在进展中。电力线通信是将高频信号重叠在电力线上进行通信。在电力线通信中，由于被连接在电力线上的种种电器、电子设备的工作，电力线上会发生噪声，这会带来错误率增加等的通信质量下降。因此，需要有降低电力线上噪声的装置。另外，在电力线通信中，需要阻止室内电力线上的通信信号泄漏到室外电力线上。作为降低这样的电力线上的噪声或阻止室内电力线上的通信信号向室外电力线泄漏的装置，也要使用LC滤波器。
在2根电力线上传输的噪声中，有使2根导线间产生电位差的常模噪声和以同相位在2根导线传输的共模噪声。
另外，在实际导线中，常模噪声与共模噪声以各种比率存在，但以常模噪声与共模噪声混在一起的情况居多。因而，需要有可降低常模噪声与共模噪声两种噪声的噪声抑制电路。
在日本特开平8-213242号公报中，记载有降低常模噪声与共模噪声的扼流圈。该扼流圈中设有一对线圈和卷绕该一对线圈的第1磁芯和第2磁芯。第1磁芯由低导磁率材料形成，第2磁芯由高导磁率磁芯形成。另外，在第1磁芯和第2磁芯之间形成预定的间隙。在该扼流圈中，在一对线圈上流过共模噪声电流时，由一对线圈产生的磁通在第2磁芯内衰减，于是，降低了共模噪声。另外，在该扼流圈中，在一对线圈上流过常模电流时，由一对线圈产生的磁通在第1磁芯内衰减，于是，降低了常模噪声。
另外，在日本特开平9-46020号公报中，记载了降低常模噪声和共模噪声的噪声滤波器。该噪声滤波器设有线圈、X电容器和Y电容器，它们构成一体。
另外，在日本特开平2-206360号公报中，记载了设有常模噪声用滤波器电路和共模噪声用滤波器电路的电源电路。常模噪声用滤波器电路中含有分别插入于2根导线的2个线圈；以及连接该2个线圈的X电容器。共模噪声用的滤波器电路中含有分别插入于2根导线的2个线圈；以及连接在该2个线圈上的Y电容器。
在日本特开平9-102723号公报中，记载有使用变压器的线路滤波器。该线路滤波器设有变压器和滤波器电路。变压器的2次线圈插入于输送从交流电源给负荷供电的2根导线之一。滤波器电路的2个输入端被连接至交流电源的两端，滤波器电路的2个输出端被连接至变压器的1次线圈的两端。在该线路滤波器中，由滤波器电路从电源电压中抽出噪声成分，并将这个噪声成分供给变压器的1次线圈，从而在插入变压器的2次线圈的导线上，就会从电源电压中扣除噪声成分。
在现有的LC滤波器中，由于有由电感和电容确定的固有谐振频率，存在着只能在狭窄的频率范围得到希望的衰减量的问题。
另外，在插入于电力输送用导线上的滤波器中，若在流过电力输送用的电流的状态下取得希望的特性，则要求有应对温度上升的对策。因此，通常，在电力变换电路用滤波器中的电感元件上，作为磁芯，使用带间隙的铁氧体磁芯。但是，在这样的电感元件中，由于其特性接近于空芯的电感元件的特性，为了实现希望的特性，存在着所谓电感元件大型化的问题。
还有，普通的EMI滤波器包含常模噪声降低用滤波器和共模噪声降低用的滤波器。因此，在这种EMI滤波器中，存在与上述的LC滤波器同样的问题，同时，还存在零件数量多、大型化的问题。
另一方面，在日本特开平8-213242号公报所记载的扼流圈中，仅用磁芯和线圈来降低常模噪声和共模噪声，因而，用该扼流圈难以有效地抑制在宽的频率范围内的共模噪声和常模噪声。
另外，在日本特开平9-46020号公报上所记载的噪声滤波器中，仅用X电容器降低常模噪声，仅用Y电容器和和线圈降低共模噪声，因而，难以用该噪声滤波器在宽的频率范围内有效地抑制共模噪声和常模噪声。
并且，在日本特开平2-206360号公报上所记载的滤波器电路中，设有常模噪声用的滤波器电路和共模噪声用的滤当器电路。因而，在该滤波器电路中，与上述的普通EMI滤波器一样，存在着所谓零件数量多，大型化的问题。
另外，日本特开平9-102723号公报上所记载的线路滤波器，可以降低常模噪声，但不能降低共模噪声。
发明的公开本发明的目的在于，提供可在宽的频率范围内抑制共模噪声和常模噪声，且能够小型化的噪声抑制电路。
本发明的第1或第2噪声抑制电路设有抑制以同相位在第1和第2导线上传输的共模噪声的共模噪声抑制装置；抑制由第1和第2导线传送的、使这些导线间产生电位差的常模噪声的常模噪声抑制装置。
在本发明的第1噪声抑制电路中，共模噪声抑制装置设有在相互不同的位置上连接至第1和第2导线，且由与第1和第2导线不同的路径相互连接，分别进行对应于共模噪声的信号的检测或用以抑制共模噪声的注入信号的注入的第1和第2检测/注入部。
在本发明的第1噪声抑制电路中，第1检测/注入部进行对应于共模噪声的信号的检测时，第2检测/注入部将基于该被检测出的信号生成的注入信号注入到第1和第2导线上。另外，第2检测/注入部进行对应于共模噪声的信号的检测时，第1检测/注入部将基于该被检测出的信号生成的注入信号注入到第1和第2导线上。
在本发明的第1噪声抑制电路中，第1检测/注入部与第2检测/注入部的至少一方含有2个线圈，它们插入于第1导线与第2导线，被有漏电感发生地耦合。常模噪声抑制装置含有一端连接至第1导线、另一端连接至第2导线、与2个线圈发生的漏电感协动来降低常模噪声的1个以上的常模用电容器。
在本发明的第1噪声抑制电路中，第1检测/注入部也可设有在预定的第1位置插入于第1导线的第1线圈；在对应于第1位置的位置上插入于第2导线、同时与第1线圈协动来抑制共模噪声的第2线圈；以及与第1线圈和第2线圈耦合的第3线圈。第2检测/注入部也可设有一端连接至与第1位置不同的第2位置的第1导线、另一端连接至第3线圈的一端的第1共模用电容器；以及一端连接至对应于第2位置的位置上的第2导线、另一端连接至第3线圈的一端的第2共模用电容器。而且，第1线圈与第2线圈也可有漏电感发生地耦合。
另外，在本发明的第1噪声抑制电路中，共模噪声抑制装置也可以含有一端连接至第3线圈的一端，另一端接地的第3共模用电容器。
并且，在本发明的第1噪声抑制电路中，常模噪声抑制装置也可以设有作为常模用电容器的2个电容器，配置在将有漏电感发生地耦合的2个线圈夹于其中的位置上。
另外，本发明的第1噪声抑制电路还设有其上绕有有漏电感发生地耦合的2个线圈的磁芯，该磁芯可含有形成使得让2个线圈耦合的磁通通过的磁路的第1磁路形成部；以及形成使由2个线圈各自发生的漏磁通通过的磁路的第2磁路形成部。第2磁路形成部包含由高导磁率磁性材料形成的部分和由高饱和磁通密度磁性材料形成的部分，且可以形成闭磁路。
在本发明的第2噪声抑制电路中，共模噪声抑制装置设有在互相不同的位置上连接至第1和第2导线，且由与第1和第2导线不同的路径相互连接，分别进行对应于共模噪声的信号的检测或用以抑制共模噪声的注入信号的注入的第1和第2检测/注入部；以及在第1和第2导线中设于第1检测/注入部与第2检测/注入部之间的、用以降低共模噪声的峰值的峰值降低部。
在本发明的第2噪声抑制电路中，第1检测/注入部进行对应于共模噪声的信号的检测时，第2检测/注入部将基于检出信号生成的注入信号注入到第1和第2导线。另外，第2检测/注入部进行对应于共模噪声的信号的检测时，第1检测/注入部将基于该被检测信号生成的注入信号注入到第1和第2导线。
在本发明的第2噪声抑制电路中，第1检测/注入部、第2检测/注入部和峰值降低部中至少一部含有插入于第1导线和第2导线的、有漏电感发生地耦合的2个线圈。常模噪声抑制装置设有一端连接发至第1导线、另一端连接至第2导线、与由2个线圈产生的漏电感协动而降低常模噪声的1个以上的常模用电容器。
在本发明的第2噪声抑制电路中，第1检测/注入部也可含有在预定的第1位置插入第1导线的第1线圈；在对应于第1位置的位置上插入于第2导线、并与第1线圈协动来抑制共模噪声的第2线圈；以及与第1线圈和第2线圈耦合的第3线圈。第2检测/注入部可设有一端在与第1位置不同的第2位置上连接至第1导线、另一端连接至第3线圈的一端的第1共模用电容器；一端在对应于第2位置的位置上连接至第2导线、另一端连接至第3线圈的一端的第2共模用电容器。峰值降低部可设有在第1位置与第2位置之间的第3位置上插入于第1导线的第4线圈；以及在对应于第3位置的位置插入于第2导线并耦合于第4线圈的、与第4线圈协动而在第1位置与第2位置之间降低共模噪声的峰值的第5线圈。而且，第1线圈与第2线圈的组，或第4线圈与第5线圈的组中的至少一组也可有漏电感发生地耦合。
另外，在本发明的第2噪声抑制电路中，共模噪声抑制装置可设有其一端连接到第3线圈的一端、另一端接地的第3共模用电容器。
并且，在本发明的第2噪声抑制电路中，常模噪声抑制装置可设有作为常模用电容器的2个电容器，配置在将有漏电感发生地耦合的2个线圈夹于其中的位置上。
另外，本发明的第2噪声抑制电路还设有其上卷绕有漏电感发生地耦合的2个线圈的磁芯，该磁芯也可包含形成使得让2个线圈耦合的磁通通过的磁路的第1磁路形成部；形成使得由2个线圈各自发生的漏磁通通过的磁路的第2磁路形成部。第2磁路形成部可包含由高导磁率磁性材料形成的部分和由高饱和磁通密度磁性材料形成的部分，且形成闭磁路。
对于本发明的其它目的、特征和效益，通过以下的说明当可充分理解。
附图
的简单说明第1图是表示本发明的第1实施例的噪声抑制电路结构的电路图。
第2图是表示抵消型噪声抑制电路的基本结构的框图。
第3图是表示一例抵消型噪声抑制电路结构的电路图。
第4图是用以说明第3图所示的抵消型噪声抑制电路的作用的电路图。
第5图是表示包含在第3图所示的抵消型噪声抑制电路中的共模扼流圈的等效电路的电路图。
第6图是表示本发明的第1实施例的噪声抑制电路的变形例的电路图。
第7图是表示在本发明的第1实施例的噪声抑制电路中的共模扼流圈的第1例的正面图。
第8图是表示在本发明的第1实施例的噪声抑制电路中的共模扼流圈的第2例的正面图。
第9图是表示在本发明的第1实施例的噪声抑制电路中的共模扼流圈的第3例的正面图。
第10图是表示在本发明的第1实施例的噪声抑制电路中的共模扼流圈的第4例的正面图。
第11图是表示在本发明的第1实施例的噪声抑制电路中的共模扼流圈的第5例的侧面图。
第12图是表示第11图所示的共模扼流圈的一部分的正面图。
第13图是表示在本发明的第1实施例的噪声抑制电路中的共模扼流圈的第6例的正面图。
第14图是第13图所示的共模扼流圈的侧面图。
第15图是表示一例本发明的第1实施例的噪声抑制电路的传送特性的特性曲线图。
第16图是表示本发明的第2实施例的噪声电路结构的电路图。
本发明的最佳实施方式下面，参照附图就本发明的实施例作详细说明。
首先，就在本发明的第1实施例中使用的噪声抑制技术进行说明。在本实施例中，使用抵消型噪声抑制电路。参照第2图，就该抵消型噪声抑制电路的基本结构和作用进行说明。
如第2图所示，抵消型噪声抑制电路设有在预定的位置A连接至导线101的第1检测/注入部105；在与位置A不同的位置B连接至导线101且经由与导线101不同的路径连接至第1检测/注入部105的第2检测/注入部106；在导线101上设置在第1检测/注入部105与第2检测/注入部106之间的峰值降低部107。
第1检测/注入部105与第2检测/注入部106分别进行对应于噪声的信号的检测或用以抑制噪声的注入信号的注入。峰值降低部107降低噪声的峰值。第1检测/注入部105包含例如电感元件。峰值降低部107包含阻抗元件，例如电感元件。第2检测/注入部106包含例如由电容器构成的高通滤波器。
在第2图所示的抵消型噪声抑制电路中，噪声发生源在位置A与位置B之间的位置以外的、比位置A更靠近位置B的位置上时，检测/注入部106在位置B检测对应于导线101上的噪声的信号，同时根据该信号生成为抑制导线101上的噪声而注入到导线101上的注入信号。该注入信号经由与导线101不同的路径，送到检测/注入部105。检测/注入部105将相对于导线101上的噪声构成反相的注入信号注入到导线101上。于是，导线101上的噪声由于注入信号被抵消。在导线101中，在来自位置A的噪声的行进方向的前面抑制噪声。再者，在本申请中，所谓噪声，也包含不必要的信号。
另外，在第2图所示的抵消型噪声抑制电路中，噪声发生源在位置A与位置B之间的位置以外的、比位置B更靠近位置A的位置上时，检测/注入部105在位置A上检测对应于导线101上的噪声的信号，同时根据该信号生成为抑制导线101上的噪声而注入到导线101上的注入信号。该注入信号经由与导线101不同的路径被送入检测/注入部106。检测/注入部106将与导线101上的噪声反相的注入信号注入到导线101中。于是，导线101上的噪声由于注入信号而被抵消，在导线101中，在来自位置B的噪声行进方向的前面抵消噪声。
另外，峰值降低部107在位置A与位置B之间降低通过导线101的噪声的峰值。因此，降低了经由导线101传输的噪声的峰值与经由与导线101不同的路径被注入至导线101的注入信号的峰值之差。
依据抵消型噪声抑制电路，可以在宽的频率范围内有效地抑制噪声。
再者，抵消型噪声抑制电路也可去掉峰值降低部107而构成。但是，在抵消型噪声抑制电路中，比起没有峰值降低部107的情况来，有峰值降低部107的一方可以在更宽的频率范围内抑制噪声。
下面，参照第3图，就一例抵消型噪声抑制电路结构进行说明。第3图所示的抵消型噪声抑制电路设有一对端子111a，111b；另一对端子112a，112b；连接在端子111a，112a之间的导线113；连接在端子111b，112b之间的导线114。该抵消型噪声抑制电路还设有在预定的位置A插入在导线113上的第1线圈115a；磁芯115d；在对应于位置A的位置上插入在导线114上、并通过磁芯115d耦合到第1线圈115a的、与第1线圈115a协动来抑制共模噪声的第2线圈115b；以及通过磁芯耦合到第1线圈115a和第2线圈115b的第3线圈115c。线圈115a，115b和磁芯115d构成共模扼流圈。亦即，线圈115a，115b卷绕在磁芯115d上，常模电流流到了线圈115a，115b上时，由流过各线圈115a，115b的电流在磁芯115d上感应的磁通处在相互抵消的方向上。从而，线圈115a，115b抑制共模噪声，使常模噪声通过。
第3图所示的抵消型噪声抑制电路还设有其一端连接在与位置A不同的位置B上的导线113，另一端连接在第3线圈115c的一端的电容器116a；以及一端在对应于位置B的位置上连接在导线114上，另一端连接在第3线圈115c的一端的电容器116b。第3线圈115c的另一端接地。电容器116a，116b起到使频率在预定值以上的信号通过的高通滤波器的作用。
第3图所示的抵消型噪声抑制电路还设有在位置A与位置B之间的位置C上插入在导线113上的第4线圈117a；磁芯117C；以及在对应于位置C的位置上插入在导线114上并通过磁芯117c耦合到第4线圈117a上，与第4线圈117a协动而抑制共模噪声的第5线圈117b。线圈117a，117b和磁芯117c构成共模扼流圈。亦即，线圈117a，117b被卷绕在磁芯117c上，常模电流流入了线圈117a，117b时，由流到各线圈117a，117b的电流在磁芯117c上感应产生的磁通处在相互抵消的方向上。从而，线圈117a，117b抑制共模噪声，使常模噪声通过。
线圈115a，115b，115c和磁芯115d对应于第2图中的第1检测/注入部105。电容器116a，116b对应于第2图中的第2检测/注入部106。线圈117a，117b和磁芯117c对应于第2图中的峰值降低部107。
接着，说明第3图所示的抵消型噪声抑制电路的作用。首先，就噪声发生源在位置A与位置B之间的位置以外的、比位置A更靠近位置B的位置上的情况进行说明。这时，用电容116a，116b检测在位置B和与其对应的位置上与导线113，114上的共模噪声对应的信号，再根据该信号生成与共模噪声反相的注入信号。该注入信号被供给第3线圈115c。第3线圈115c通过第1和第2线圈115a，115b将注入信号注入到113，114上。于是，在导线113，114上，在来自位置A的共模噪声的行进方向的前面共模噪声受到抑制。
另外，在第3图所示的抵消型噪声抑制电路中，噪声发生源在位置A与位置B之间的位置以外的、比位置B更靠近位置A的位置上时，经由第1和第2线圈115a，115b而通过第3线圈115c检测在位置A和与其对应的位置上与导线113，114上的共模噪声对应的信号，并根据该信号生成注入信号。该注入信号经由电容器116a，116b在位置B和与其对应的位置上，与导线113，114上的共模信号反相地被输入。于是，在导线113，114上，在来自位置B的共模噪声行进的方向的前面共模噪声受到抑制。
接着，参照第4图，就第3图所示的抵消型噪声抑制电路的作用进行详细说明。第4图仅表示出有关第3图所示的抵消型噪声抑制电路中，抑制通过导线113的信号的部分。第4图所示的电路设有端子111a，112a；第1线圈115a；第3线圈115c；电容器116a；以及第4线圈117a。另外，在第4图所示的电路中，连接有共模噪声发生源118和负荷119。共模噪声发生源118连接在端子111a与接地GND之间，使两者之间产生电位差Vin。负荷119连接在端子112a与接地GND之间，具有阻抗Zo。
在第4图所示的电路中，设第3线圈115c的电感量为L11，第1线圈115a的电感量为L12，电容器116a的电容量为C1，第4线圈117a的电感量为L21。另外，设通过电容器116a和第3线圈115c的电流为i1，该电流i1的路径的阻抗总和为Z1。另外，设通过第4线圈117a和第1线圈115a的电流为i2，该电流i2的路径的阻抗总和设Z2。
另外，将第1线圈115a与第3线圈115c之间的互感设为M，将两者的耦合系数设为K。耦合系数K用下式(1)表示。
K＝M/√(L11·L12)…(1)上述的阻抗的总和Z1、Z2分别由下式(2)、(3)表示。再者，j表示√(-1)，ω表示共模噪声的角频率。
Z1＝j(ωL11-1/ωC1)…(2)Z2＝Zo+jω(L12+L21)…(3)另外，电位差Vin用以下的式(4)，(5)表示。
Vin＝Z1·i1+jωM·i2…(4)Vin＝Z2·i2+jωM·i1…(5)
下面，根据式(2)～(5)，求出不含电流i1，表示电流i2的式。为此，首先从式(4)导出下式(6)。
i1＝(Vin-jωM·i2)/Z1…(6)接着，将式(6)代入式(5)，得到式(7)。
i2＝Vin(Z1-jωM)/(Z1·Z2+ω2·M2)…(7)按照第4图所示的电路，抑策共模噪声可以说是减小式(7)表示的电流i2。依据式(7)，如果增大式(7)右边的分母值，则电流i2变小。因此，就式(7)右边的分母(Z1·Z2+ω2·M2)进行考察。
首先，Z1如式(2)表示，第3线圈115c的电感值L11越大，Z1就越大，同时，电容器116a的电容值C1越大，Z1就越大。
接着，Z2如式(3)表示，第1线圈115a的电感值L12与第4线圈117a的电感值L21之和越大，Z2就越大。因而，如果电感L12与电感L21的至少一方增大，则电流i2可以变小。另外，从式(7)可知，仅用第1线圈115a也可以抑制共模噪声，而由于加上第4线圈117a，则可进一步抑制共模噪声。
另外，由于式(7)的右边的分母包含ω2·M2，通过加大互感，可以减小电流i2。从式(1)可知，由于耦合系数K正比于互感M，如果增大耦合系数，则可加大第4图所示的电路产生的共模信号的抑制效果。由于互感M在式(7)右边的分母中以平方的形式被包含，用耦合系数K的值，共模噪声的抑制效果会有大的变化。
以上的说明，也同样适用于第3图中示出的抵消型噪声抑制电路中抑制通过导线114的信号的部分。
另外，共模噪声发生源处在比位置B更靠近位置A时，第3线圈115c与电容器116a的作用与用第4图说明的相反。但这时，上述的说明也同样适用。
在本实施例中，利用第3图所示的抵消型噪声抑制电路来抑制共模噪声。在本实施例中，还利用由第3图中的线圈117a，117b和磁芯117c所构成的共模扼流圈发生的漏电感和后述的电容器来抑制常模噪声。
这里，就用第3图中的线圈117a，117b和磁芯117c所构成的共模扼流圈发生的漏电感进行说明。在该共模扼流圈中，线圈117a和117b的耦合系数小于1。因而，线圈117a，117b在各自的导线113、114中使漏电感发生。如果考虑这些漏电感，则该共模扼流圈的等效电路结构如第5图所示。再者，在第5图中，标记122a表示被配置在线圈117a，115a之间的假想端子，标记122b表示被配置在线圈117b，115b之间的假想端子。在第5图所示的电路中，在线圈117a与端子122a之间插入具有与导线113一侧的漏电感相等的电感量的假想电感器110a，在线圈117b与端子122b之间插入具有与导线114一侧的漏电感相等的电感量的假想电感器110b。
接着，参照第1图，就有关本实施例的噪声抑制电路进行说明。第1图是表示本实施例的噪声抑制电路结构的电路图。有关本实施例的噪声抑制电路是具有第3图所示的抵消型噪声抑制电路的功能的电路。
有关本实施例的噪声抑制电路设有一对端子1a，1b和另一对端子2a，2b，连接在端子1a，2a之间的第1导线3，连接在端子1b，2b之间的第2导线4。
噪声抑制电路还设有在预定的第1位置P11a插入于导线3的第1线圈W11；磁芯11；在对应于第1位置P11a的位置P11b上，插入于导线4并通过磁芯11耦合到第1线圈W11上的、与第1线圈W11协动来抑制共模噪声的第2线圈W12；以及通过磁芯11耦合到第1线圈W11和第2线圈W12上的第3线圈W13。线圈W11，W12和磁芯11构成共模扼流圈。亦即，线圈W11，W12被卷绕在磁芯11上，当共模电流流过线圈W11，W12时由流过各线圈W11，W12的电流在磁芯11上感应的磁通处在相互抵消的方向上。从而，线圈11，W12抑制共模噪声，使常模噪声通过。例如，线圈W11，W12，W13的匝数构成为相等。
噪声抑制电路还设有其一端在与第1位置P11a不同的第2位置P12a上连接至导线3，另一端连接至第3线圈W13的一端的共模用电容器12；以及一端在对应于第2位置P12a的位置P12b上连接至导线4，另一端连接至电容器12的另一端和第3线圈W13的一端的共模用电容器13。第3线圈W13的另一端接地。电容器12，13起到使频率在预定值以上的共模信号通过的高通滤波器的作用。从位置P12a，P12b起经过电容器12，13和第3线圈W13到地的信号路径，传送用以抑制共模噪声而注入到导线3，4的共模注入信号。
噪声抑制电路还设有在第1位置P11a与第2位置P12a之间的第3位置P13a上插入于导线3的第4线圈W14；磁芯14；以及在对应于第3位置P13a的位置P13b上插入于导线4、并通过磁芯14有漏电感发生地耦合到第4线圈W14，与第4线圈W14协动来抑制共模噪声的第5线圈W15。线圈W14，W15和磁芯14构成共模扼流圈。亦即，线圈W14，W15卷绕在磁芯14上，共模电流流过线圈W14，W15时，由流到各线圈W14，W15的电流在磁芯上感应的磁通处在相互抵消的方向上。从而，线圈W14，W15抑制共模噪声，使常模噪声通过。例如，线圈W14，W15的匝数成为相等。
噪声抑制电路还设有其一端连接至电容器12，13的连接点和第3线圈W13的一端、另一端接地的电容器15。
噪声抑制电路还设有一端在端子1a与第3位置P13a之间的位置上连接至导线3、另一端在对应于端子1b与第3位置P13a的位置P13b连接至导线4的共模用电容器16。在第1图所示的例中，特别是电容器16的一端在第2位置P12a与第3位置P13a之间的位置上连接至导线3，另一端在对应于第2位置P12a的位置P12b与对应于第3位置P13a的位置P13b之间的位置上连接至导线4。
噪声抑制电路还设有其一端在第3位置P13a与端子2a之间的位置上连接至导线3，另一端在对应于第3位置P13a的位置P13b与端子2b之间的位置上连接至导线4的常模用电容器17。在第1图所示的例中，特别是电容器17的一端在第3位置P13a与第1位置P11a之间的位置上连接在导线3上，其另一端在对应于第3位置P13a的位置P13b和对应于第1位置P11a的位置P11b之间的位置上连接至导线4。
在本实施例中，第4线圈W14与第5线圈W15的耦合系数小于1。因而，线圈W14，W15在各自的导线3，4上发生漏电感。在第1图中，包含具有与这些漏电感相等的电感量的假想电感器L101，L102。电感器L101在第3位置P13a与电容器17和导线3的连接点之间的位置上插入于导线3。另外，电感器L102在对应于第3位置P13a的位置P13b和与电容器17和导线4的连接点之间的位置上插入于导线4。电容器16，17与由线圈W14，W15发生的漏电感(电感器L101，L102)协动而降低常模噪声。
线圈W11，W12，W13、磁芯11、线圈W14，W15、磁芯14和电容12，13，15对应于本发明中的共模噪声抑制装置，并具有第3图所示的抵消型噪声抑制电路的功能。
另外，电容器16，17和电感器L101，L102构成π型滤波器，对应于本发明的常模噪声抑制装置。
接着，就有关本实施例的噪声抑制电路的作用进行说明。首先，就共模噪声发生源在P11a，P11b和位置P12a，P12b之间的位置以外的、比位置P11a，P11b更靠近位置P12a，P12b的位置时噪声抑制电路的共模噪声抑制制作用进行说明。这时，用电容器12，13在位置P12a，P12b中检测对应于来自导线3，4的共模噪声的信号，然后，根据这个信号生成与共模噪声反相的共模注入信号。该共模注入信号被加到第3线圈W13上。第3线圈W13通过第1线圈W11和第2线圈W12与导线3，4上的共模噪声反相地将共模注入信号注入到导线3，4上。于是，在导线3，4上，在来自位置P11a，P11b的共模噪声的行进方向的前面共模噪声受到抑制。
接着，就共模噪声发生源在位置P11a，P11b和位置P12a，P12b之间的位置以外的、比P12a，P12b更靠近位置P11a，P11b的位置时噪声抑制电路的共模噪声抑制作用进行说明。这时，对应于通过第1线圈W11和第2线圈W12的共模噪声的信号感应到第3线圈W13上。这样一来，用第3线圈W13在位置P11a，P11b检测出对应于来自导线3，4的共模噪声的信号，同时生成对应于该信号的共模注入信号。该共模注入信号通过电容器12，13，同时在位置P12a，P12b注入到导线3，4。共模注入信号与导线3，4上的共模噪声反相地注入导线3，4。于是，在导线3，4上在来自位置P12a，P12b的共模噪声的行进方向的前面，共模噪声受到抑制。
作为峰值降低部107的线圈W14，W15和磁芯14，在位置P11a，11b与位置P12a，P12b之间，降低通过导线3，4的共模噪声的峰值。于是，降低经由导线3，4传输的共模噪声的峰值与经由与导线3，4不同的路径注入到导线3，4的注入信号的峰值之差。
另外，在本实施例的噪声抑制电路中，在以下两种情况之一，都可以用电容器16，17和电感L101，L102抑制常模噪声，前一种情况是常模噪声发生源在P11a，P11b与位置P12a，P12b之间的位置以外、比位置P11a，P11b更靠近位置P12a，P12b的位置，后一种情况是常模噪声发生源在P11a，P11b与位置P12a，P12b之间的位置以外、比位置P12a，P12b更靠近位置P11a，P11b的位置。
这样一来，依据有关本实施例的噪声抑制电路，可以抑制共模噪声和常模噪声。特别是，本实施例的噪声抑制电路具有抑制共模噪声的抵消型噪声抑制电路的功能。因而，依据该噪声抑制电路，可以有效利用抵消型噪声抑制电路的优点，并在宽的频率范围内有效抑制共模噪声。
可以认为，单纯地组合抵消型噪声抑制电路与抑制常模噪声的普通滤波器电路，也可构成抑制共模噪声和常模噪声的电路。但是，在这种情况下，会产生电路所包含零件数量多、电路大型化的问题。
在本实施例中，在导线3，4上，在位置P11a，P11b与位置P12a，P12b之间的位置P13a，P13b上，设置有漏电感发生地耦合的共模噪声抑制用的线圈W14，W15。而且，利用由共模噪声抑制用的线圈W14，W15发生的漏电感(电感器L101，L102)，由电感器L101，L102和电容16，17构成常模噪声抑制用的滤波器。因此，在本实施例中，不需要用以抑制常模噪声的电感元件。因而，本实施例的噪声抑制电路，比起单纯将抵消型噪声抑制电路和抑制常模噪声的滤波器组合而构成的电路来，可以减少零件数量，实现电路小型化。
在本实施例中，线圈W14，W15的耦合系数可以在0.01～0.9999的范围内。理想的做法是，上述耦合系数在使用噪声抑制电路的环境中根据共模噪声与常模噪声的比例适当设定。在常模噪声与共模噪声以某种程度存在的环境中，上述耦合系数的理想值是在0.2～0.9995的范围内.在常模噪声与共模噪声以同等程度存在的环境中，上述耦合系数的理想值在0.4～0.9990的范围内。
另外，在本实施例中，共模注入信号的传送线路，作为用以使注入信号通过的元件，包含电容器12，13。因此，依据本实施例，仅用电容器12，13就可进行对应于共模噪声的信号的检测以及与共模噪声反相的注入信号的生成。因而，依据本实施例，可以进一步减少零件数量。
另外，有关本实施例的噪声抑制电路设有一端连接至电容器12，13的连接点和第3线圈W13的一端上，另一端接地的电容器15。由此，可以使高频区的噪声抑制电路的共模噪声抑制功能提高。
接着，参照第6图，就本实施例的噪声抑制电路的3个变形例进行说明。
第6图是表示本实施例的噪声抑制电路的第1变形例的电路图。该第1变形例的结构是在与第1图所示的噪声抑制电路中电容器17连接至导线3，4的位置不同的位置上，电容器17连接在导线3，4上。亦即，在第1变形例中，电容器17的一端在第1位置P11a与端子2a之间的位置上连接至导线3，另一端在对应于第1位置P11a的位置P11b与端子2b之间的位置上连接至导线4。通过这样的结构，也可用电容器16，17和电感器L101，L102降低通过导线3，4上的常模噪声。
第2变形例采用由第6图所示的噪声抑制电路中去掉了电容器17的结构。在该结构中，用电容器16和电感器L101，L102来降低通过导线3，4上的常模噪声。
第3变形例采用由第6图所示的噪声抑制电路中去掉电容器16的结构。在该结构中，用电容器17和电感器L101，L102来降低通过导线3，4上的常模噪声。
第1至第3变形例的其它构成，作用和效果，与第1图所示的噪声抑制电路相同。
另外，除了上述的3个变形例以外，本实施例的噪声抑制电路还可以有种种变形。例如，常模用的电容器16，17的各一端可在将第4线圈W14夹入的位置上连接到导线3，电容器16，17的各另一端可在将第5线圈W15夹入的位置上连接到导线4。
接着，参照第7图至第14图，就本实施例中6例含磁芯14和线圈W14，W15的共模扼流圈的结构进行说明。
首先，参照第7图，就共模扼流圈的第1例进行说明。第7图是表示共模扼流圈第1例的正面图。在第1例中，磁芯14含有由各自磁性材料构成的2个E字形状的磁性构件21，22和由磁性材料构成的磁性构件23。磁性构件21含有中央腿部21a；在腿部21a两侧相对腿部21a以预定间隔配置的腿部21b，21c；将腿部21a，21b，21c的一端相互间连接的连接部21d。同样，磁性构件22含有中央腿部22a；在腿部22a的两侧，相对腿部22a以预定间隔配置的腿部22b，22c；将腿部22a，22b，22c的一端相互间连接的连接部22d。磁性构件21，22中，腿部21a，22a的另一端相互间、腿部21b，22b的另一端相互间、腿部21c，22c的另一端相互间相对地配置。腿部21b，22b的另一端相互间被接合，腿部21c，22c的另一端相互间也被接合。腿部21a，22a的另一端相互间以预定间隔相对，两者之间插入磁性构件23。磁性构件23接合在腿部21a，22a的各另一端上。磁性构件21，22用例如高导磁率磁性材料形成，磁性构件23用例如高饱和磁通密度磁性材料形成。磁性构件21，22用例如铁氧体来形成，磁性构件23也可以用例如非晶形的磁性材料来形成，也可以是压粉磁芯。
线圈W14卷绕在腿部21b，22b上，线圈W15卷绕在腿部21c，22c上。在第1例中的磁芯14上形成让使线圈W14，W15耦合的磁通通过的磁路24a；让由线圈W14产生的漏磁通通过的磁路24b；让由线圈W15发生的漏磁通通过的磁路24c。磁路24a由腿部21b，22b，21c，22c以及连接部21d，22d形成。磁路24b由腿部21a，22a，21b，22b，连接部21d的一部分，连接部22d的一部分和磁性材料23形成。磁路24c由腿部21a，22a，21c，22c，连接部21d的一部分，连接部22d的一部分和磁性材料23构成。腿部21a，22a和磁性构件23对应于本发明中的第2磁路形成部。腿部21b，22b，21c，22c和连接部21d，22d兼作本发明中的第1磁路形成部和第2磁路形成部。
接着，就第1例的共模扼流圈的作用进行说明。在该共模扼流圈中，一旦共模电流流过线圈W14，W15，由流到各线圈W14，W15的电流产生的磁通以相互重叠的方向通过磁路24a，其结果，在W14，W15上产生电感。
另一方面，常模电流流入线圈W14，W15时，由流到各线圈W14，W15的电流产生的磁通以相互抵消的方向通过磁路24a，所以，在线圈W14，W15上不产生电感。另外，常模电流流到线圈W14时，由线圈W14产生的磁通的一部分构成漏磁通而通过磁路24b。该漏磁通产生对应于常模电流的漏电感。同样，如果在线圈W15上流过常模的电流，则由线圈W15产生的磁通的一部分构成漏磁通而通过磁路24c。由该漏磁通产生对应于常模电流的漏电感。
接着，参照第8图，就共模扼流圈的第2例进行说明。第8图是表示共模扼流圈的第2例的正面图。在第2例中，磁芯14含有由磁性材料构成的矩形环状的磁性构件31；由磁性材料构成的E字形的磁性构件32；以及磁性构件33。磁性构件31含有2个平行的直线状部分31a，31c；以及另外2个平行的直线状部分31b，31d。磁性构件32含有中央腿部32a；在腿部32a的两侧相对于腿部32a以预定间隔配置的腿部32b，32c；以及连接腿部32a，32b，32c的一端相互间的连接部32d。腿部32b，32c的另一端接合于磁性构件31的直线状部分31a。腿部32a的另一端以预定间隔与直线状部分31a相对，两者之间插入磁性构件33。磁性构件33接合在腿部32a和直线状部分31a上。磁性构件31，32用例如高导磁率磁性材料形成，磁性构件33用例如高饱和磁通密度磁性材料形成。磁性构件31，32用例如铁氧体形成。磁性构件33可以用例如非晶形的磁性材料形成，也可以采用压粉磁芯。
线圈W14在腿部32a，32b之间的位置上卷绕在直线状部分31a上。线圈W15在腿部32a，32c之间的位置上卷绕在直线部分31a上。第2例中的磁芯14形成让使线圈W14，W15耦合的磁通通过的磁路34a；让由线圈W14产生的漏磁通通过的磁路34b；让由线圈W15产生的漏磁通通过的磁路34c。磁路34a由磁性构件31形成。磁路34b由腿部32a，32b，连接部32d的一部分，直线状部分31a的一部分和磁性构件33形成。磁路34c由腿部32a，32c，连接部32d的另一部分，直线状部分31a的另一部分和磁性构件33形成。磁性构件31对应于本发明中的第1磁路形成部。磁性构件31的直线状部分31a，磁性构件32和磁性构件33对应于本发明中的第2磁路形成部。
第2例的共模扼流圈的作用与第1例的共模扼流圈相同。
接着，参照第9图，就共模扼流圈的第3例进行说明。第9图是表示共模扼流圈的第3例的正面图。在第3例中，磁芯14含有由各个磁性材料构成的2个E字形的磁芯构件41，42；以及由磁性材料构成的平板状的磁性构件43。磁性构件41含有中央腿部41a；在腿部41a的两侧相对于腿部41a以预定间隔配置的腿部41b，41c；以及将腿部41a，41b，41c的一端相互间连接的连接部41d。同样，磁性构件42含有中央腿部42a；在腿部42a的两侧相对于腿部42a以预定间隔配置的腿部42b，42c；将腿部42a，42b，42c的一端的相互间连接的连接部42d。磁性构件41，42中，腿部41a，42a的另一端相互间、腿部41b，42b的另一端相互间、腿部41c，42c的另一端相互间对向地配置。腿部41b，42b的另一端相互间接合，腿部41c，42c的另一端相互间也接合。腿部41a，42a比其它腿部41b，41c，42b，42c短。腿部41a，42a的另一端相互间以预定间隔相对，两者之间插入磁性构件43。磁性构件43接合在腿部41a，41b，41c，42a，42b，42c的各另一端上。磁性构件41，42用例如高导磁率磁性材料形成，磁性构件43用例如高饱和磁通密度磁性材料形成。磁性构件41，42用例如铁氧体来形成。磁性构件43可以用例如非晶形的磁性材料来形成，也可采用压粉磁芯。
线圈W14卷绕在腿部41a上。线圈W15卷绕在腿部42a上。第3例中的磁芯14形成让使线圈W14，W15耦合的磁通通过的磁路44a，44b；让由线圈W14产生的漏磁通通过的磁路44c，44d；以及让由线圈W15产生的漏磁通通过的磁路44e，44f。磁路44a由腿部41a，42a，41b，42b、连接部41d的一部分和连接部42d的一部分形成。磁路44b由腿部41a，42a，41c，42c、连接部41d的另一部分和连接部42d的另一部分形成。磁路44c由腿部41a，41b、连接部41d的一部分和磁性构件43的一部分形成。磁路44d由腿部41a，41c、连接部41d的另一部分和磁性构件43的另一部分形成。磁路44e由腿部42a，42b、连接部42d的一部分和磁性构件43的一部分形成。磁路44f由腿部42a，42c、连接部42d的另一部分和磁性构件43的另一部分形成。磁性构件43对应于本发明中的第2磁路形成部。磁性构件41，42兼作本发明中的第1磁路形成部和第2磁路形成部。
第3例中的共模扼流圈的作用与第1例的共模扼流圈相同。
接下来，参照第10图，就共模扼流圈的第4例进行说明。第10图是表示共模扼流圈第4例的正面图。在第4例中，磁芯14含有由各磁性材料构成的磁性构件61，62，63。磁性构件61含有2个平行的直线状部分61a，61c；以及另外2个平行的直线状部分61b，61d，它们构成矩形的环状。磁性构件62含有以预定间隔配置的2个腿部62a，62b；以及将腿部62a，62b的一端相互间连接的连接部62c。腿部62a，62b的另一端接合在磁性构件61的直线状部分61a上。连接部62c的中央部分与直线状部分61a的中央部分之间插入磁性构件63。磁性构件63接合在连接部62c与直线部分61a上。磁性构件61，62由例如高导磁率磁性材料形成，磁性构件63由例如高饱和磁通密度磁性材料形成。磁性构件61，62用例如铁氧体来形成。磁性构件63可以用例如非晶形的磁性材料形成，也可采用压粉磁芯。
线圈W14卷绕在直线状部分61a中比中间位置更靠近直线状部分61b的部分上。线圈W15卷绕在直线状部分61a中比中间位置更靠近直线部分61d的部分上。第4例中的磁芯14形成让使线圈W14，W15耦合的磁通通过的磁路64a；让由线圈W14产生的漏磁通通过的磁路64b；以及让由线圈W15产生的漏磁通通过的磁路64c。磁路64a由磁性构件61形成。磁路64b由腿部62a、连接部62c的一部分、直线状部分61a的一部分和磁性构件63形成。磁路64c由腿部62b、连接部62c的另一部分、直线状部分61a的另一部分和磁性构件63形成。磁性构件61对应于本发明中的第1磁路形成部。磁性构件61的直线部分61a、磁性构件62和磁性构件63对应于本发明中的第2磁路形成部。
第4例的共模扼流圈的作用与第1例的共模扼流圈相同。
接着，参照第11图和第12图，就共模扼流圈的第5例进行说明。
第11图是表示共模扼流圈的第5例的侧面图。第12图是表示第11图所示的共模扼流圈的一部分的正面图。在第5例中，磁芯14含有由各磁性材料构成的2个圆环状的磁性构件71，72；以及将它们接合的磁性构件73a，73b。磁性构件71，72中心轴一致地配置，通过磁性构件73a，73b接合。磁性构件73a，73b 配置在以磁性构件71，72的中心轴成中心对称的位置上。磁性构件71，72用例如高导磁率磁性材料形成，磁性构件73a，73b用例如高饱和磁通密度磁性材料形成。磁性构件71，72用例如铁氧体来形成。磁性构件73a，73b可以用例如非晶形磁性材料来形成，也可采用压粉磁芯。
线圈W14，W15卷绕在磁性构件71上。线圈W14，W15配置在磁性构件71中配置磁性构件73a，73b的2个位置之间的、对于磁性构件71的中心轴成中心对称的2个位置上。第12图表示磁性构件71，73a，73b和线圈W14，W15。
第5例中的磁芯14形成让使线圈W14，W15耦合的磁通通过的磁路74a；让由线圈W14产生的漏磁通通过的磁路74b；让由线圈W15产生的漏磁通通过的磁路(未图示)。磁路74a由磁性构件71形成。磁路74b由磁性构件71中的第12图中的左半部分，磁性构件73a，73b和磁性构件72形成。让由线圈W15产生的漏磁通通过的磁路由磁性构件71中的第12图中的右半部分，磁性构件73a，73b和磁性构件72形成。磁性构件72，73a，73b对应于本发明中的第2磁路形成部。磁性构件71兼作本发明中的第1磁路形成部与第2磁路形成部。
第5例的共模扼流圈的作用与第1例的共模扼流圈相同。
接着，参照第13图和第14图，就共模扼流圈的第6例进行说明。
第13图是表示共模扼流圈的第6例的正面图。第14图是第13图所示的共模扼流圈的侧面图。在第6例中，磁芯14含有由磁性材料构成的1个圆环状磁性构件81；以及由磁性材料构成的平板状磁性构件82。磁性构件82的两端的附近部分，在对于磁性构件81的中心轴成中心对称的位置上接合在磁性构件81上。磁性构件81由例如高导磁率磁性材料形成，磁性构件82由例如高饱和磁通密度磁性材料形成。磁性构件81用例如铁氧体来形成。磁性构件82可以用例如非晶形磁性材料来形成，也可以采用压粉磁芯。
线圈W14，W15卷绕在磁性构件81上。线圈W14，W15配置在磁性构件81中接合磁性构件82的2个位置之间的、对于磁性构件81的中心轴成中心对称的2个位置上。
第6例中的磁芯14形成让使线圈W14，W15耦合的磁通通过的磁路84a；让由线圈W14产生的漏磁通通过的磁路(未图示)；以及让由线圈W15产生的漏磁通通过的磁路84c。磁路84a由磁性构件81形成。让由线圈W14产生的漏磁通通过的磁路，由磁性构件81中的第13图中的左半部分和磁性构件82形成。磁路84c由磁性构件81中的第13图中的右半部分和磁性构件82形成。磁性构件82对应于本发明中的第2磁路形成部。磁性构件81兼作本发明中的第1磁路形成部和第2磁路形成部。
第6例的共模扼流圈的作用与第1例的共模扼流圈相同。
接下来，就一例本实施例的噪声抑制电路的传送特性进行说明。这里，对于第1图所示的噪声抑制电路和参照第6图说明的第1至第3的变形例的噪声抑制电路，分别通过模拟求出传送特性。再者，作为传送特性求出增益的频率特性。
在该模拟中，使用了以下的数值。第1和第6图中的线圈W11，W12，W13和线圈W14，W15的电感量均设为2mH。另外，线圈W14，W15的耦合系数设为0.995，电感器L101，L102的电感量均设为90μH。再有，电容器12、13的电容量均设为2200pF，电容器15的电容量设为1000pF。另外，电容器16，17的电容量均设为0.47μF。还有，将线圈W11，W12的耦合系数设为0.995。这时，由线圈W11，W12产生的漏电感都是10μH。
通过上述模拟求出的传送特性示于第15图。在第15图中，用标记91示出的线表示对应于第1图所示的噪声抑制电路的共模信号的传送特性以及对应于第6图所示的第1变形例的噪声抑制电路的共模信号的传送特性。用标记91示出的线所表示的2个传送特性完全一致。由第15图可知，第1图所示的噪声抑制电路与第6图所示的噪声抑制电路均在宽的频率范围内具有良好的共模噪声抑制效果。
另外，在第15图中，用标记92示出的线表示对应于第1图所示的噪声抑制电路的常模信号的传送特性，用标记93示出的线表示对应于第6图所示的噪声抑制电路的常模信号的传送特性。用标记92，93示出的各线表示的2个传送特性相近似。由第15图可知，第1图所示的噪声抑制电路与第6图所示的噪声抑制电路在宽的频率范围内具有良好的常模噪声抑制效果。
另外，在第15图中，用标记94示出的线表示对应于第2变形例的常模信号的传送特性，用标记95示出的线表示对应于第3变形例的常模信号的传送特性。用标记94，95示出的线所表示的2个传送特性相近似。另外，用标记96示出的线表示对应于从第6图所示的噪声抑制电路中去掉电容器16，17后的电路的常模信号的传送特性。比较标记94～96示出的各线表示的3个传送特性后可知，第2或第3变形例的噪声抑制电路，与第6图所示的噪声抑制电路去掉电容器16，17后的电路相比，在宽的频率范围内常模噪声抑制效果大。另外，将用标记92，93示出的各线所表示的2个传送特性和用标记94，95示出的各线所表示的2个传送特性作比较后可知，在本实施例的噪声抑制电路中，与设置电容器16和17之一的情况相比，电容器16和17两个均被设置时常模噪声抑制效果大。
各国对于从电子设备经由交流电源线向外部所放出的噪声，亦即噪声端子电压，多设有种种限制。在各国，有关噪声端子电压限制的对象，在150KHZ～30MHZ的频率范围的情况居多。常模噪声特别在1MHZ以下的低频范围存在问题。从15图可知，依据第1图所示的噪声抑制电路与第6图所示的噪声抑制电路，在150KHZ～1MHZ的频率范围内，可将常模信号的增益设置在-45dB以下，从而可使其适合种种限制。
再者，上述实施例的噪声抑制电路中，可以利用降低电力变换电路发生的波纹电压或噪声的装置；以及降低电力线通信中电力线上的噪声或阻止室内电力线上的通信信号泄漏到室外电力线的装置。
还有，在本实施例中，第4线圈W14与第5线圈W15的组有漏电感发生地耦合，利用该漏电感和电容器构成了常模噪声抑制装置。但是，也可以第1线圈W11与第2线圈W12的组有漏电感发生地耦合，利用该漏电感和电容器来构成常模噪声抑制装置。另外，也可以第1线圈W11与第2线圈W12的组和第4线圈W14与第5线圈W15的组两方都有漏电感发生地耦合，利用该漏电感和电容器构成常模噪声抑制装置。在任一种情况下都可以得到同样的效果。另外，在任何情况下，发生漏电感的2个线圈所卷绕的磁芯的形状可以是例如第7图至第11图所示的形状。再者，使用第7图至第14图所示的磁芯，使第1线圈W11与第2线圈W12有漏电感发生地耦合时，第3线圈W13可以卷绕在形成让使线圈W11，W12耦合的磁通通过的磁路的第1磁路形成部上。
第16图是表示本发明第2实施例的噪声抑制电路结构的电路图。本实施例的噪声抑制电路是不包含峰值降低部的电路。具体地说，本实施例的噪声抑制电路具有这样的结构在第6图所示的噪声抑制电路中去掉第4线圈W14，第5线圈W15和磁芯14，使第1线圈W11与第2线圈W12有漏电感发生地耦合。再者，卷绕线圈W11，W12的磁芯的形状可以是例如第7图至第14图所示的形状。这时，第3线圈W13可以卷绕在形成让使线圈W11，W12耦合的磁通通过的磁路的第1磁路形成部上。
线圈W11，W12使导线3，4中各自发生漏电感。在第16图中，包含具有与这些漏电感量相等的电感量的假想的电感器L201，L202。电感器L201在第1位置P11a与端子2a之间的位置上插入导线3。电感器L202在对应于第1位置P11a的位置P11b与端子2b之间的位置上插入导线4。电容器17的一端在电感器L201与端子2a之间的位置上与导线3连接，另一端在电感器L202与端子2b之间的位置上与导线4连接。
在本实施例的噪声抑制电路中，可以降低经由导线3，4传输的共模噪声的峰值与经由与导线3，4不同的路径注入导线3，4的注入信号的峰值之差，除此以外，可以用与第1实施例同样的原理降低共模噪声。
另外，在本实施例的噪声抑制电路中，电容器16，17与由线圈W11，W12产生的漏电感(电感器L201，L202)协动来降低通过导线3，4上的常模噪声。
这里，作为一例，在本实施例的噪声抑制电路中考虑如下的情况，将线圈W11，W12的耦合系数设为0.95，将电感器L201，L202的电感量都设为100μH，其它元件的电感或电容的值设为在第1实施例中在模拟时使用的值。这时，对应于噪声抑制电路的常模信号的传送特性为第15图中标记92示出的特性曲线。
再者，在本实施例中，与第1实施例一样，也可以去掉电容器16，17中的一方.本实施例中的其它结构，作用和效果，与第1实施例相同。
再有，本发明不受限于上述各实施例，可以有种种变更。例如，发生漏电感的2个线圈所卷绕的磁芯的形状不受限于第7图至第14图所示的形状。在第7图至第14图所示的例中，使通过漏磁通的磁路都构成闭磁路，而使漏磁通通过的磁路也可为开磁路。另外，磁芯最好含有形成让使2个线圈耦合的磁通通过的磁路的第1磁路形成部；以及形成让由2个线圈各自产生的漏磁通通过的磁路的第2磁路形成部。但是，磁芯也可以没有第2磁路形成部而构成让漏磁通通过空间的形状。
另外，在本发明的噪声抑制电路中，也可以2个检测/注入部和峰值降低部全都有2个被耦合的绕圈。这时，可以采用这样的结构2个检测/注入部和峰值降低部中至少1方的2个线圈有漏电感发生地耦合，用该漏感和电容构成常模噪声抑制装置。
另外，在本发明的噪声抑制电路没有峰值降低部的情况下，也可以2个检测/注入部的双方有2个被耦合的线圈。这时可以采用这样的结构2个检测注入部中至少一方的2个线圈有漏电感发生地耦合，用该漏感和电容构成常模噪声抑制装置。
如以上所述，依据本发明的噪声抑制电路，可以在宽的频率范围内抑制共模噪声和常模噪声，并可实现噪声抑制电路的小型化。
由以上说明可知，可以实施本发明的种种形态和变形例。因而，只要在与后附的权利要求范围等同的范围内，也可用上述最佳实施例以外的方式实施本发明。
权利要求
1.一种噪声抑制电路，其中包括抑制以同相位在第1和第2导线上传输的共模噪声的共模噪声抑制装置；以及抑制在由第1和第2导线传输的、在这些导线间产生电位差的常模噪声的常模噪声抑制装置；其特征在于所述共模噪声抑制装置中设有在相互不同的位置连接至所述第1和第2导线且经由与所述第1和第2导线不同的路径相互连接的、分别进行对应于共模噪声的信号的检测或用以抑制共模噪声的注入信号的注入的第1和第2检测/注入部；所述第1检测/注入部进行对应于共模噪声的信号的检测时，所述第2检测/注入部将基于该检出信号生成的所述注入信号注入到所述第1和第2导线；所述第2检测/注入部进行对应于共模噪声的信号检测时，所述第1检测/注入部将基于该检出信号生成的所述注入信号注入到所述第1和第2导线；所述第1检测/注入部和第2检测/注入部中至少一方含有插入到第1导线和第2导线的、有漏电感发生地耦合的2个线圈；所述常模噪声抑制装置含有一端连接至所述第1导线，另一端连接至所述第2导线，与由所述2个线圈产生的漏电感协动来降低常模噪声的1个以上的常模用电容器。
2.如权利要求1所述的噪声抑制电路，其特征在于所述第1检测/注入部含有在预定的第1位置插入到第1导线的第1线圈；在对应于所述第1位置的位置上插入到第2导线并与第1线圈协动来抑制共模噪声的第2线圈；以及与所述第1线圈和第2线圈耦合的第3线圈；所述第2检测/注入部含有一端在与所述第1位置不同的第2位置连接至所述第1导线，另一端连接至所述第3线圈的一端的第1共模用电容器；以及一端在对应于所述第2位置的位置上连接至所述第2导线，另一端连接至所述第3线圈的一端的第2共模用电容器；所述第1线圈和第2线圈有漏电感发生地耦合。
3.如权利要求2所述的噪声抑制电路，其特征在于所述共模噪声抑制装置还含有一端连接至所述第3线圈的一端，另一端接地的第3共模用电容器。
4.如权利要求1所述的噪声抑制电路，其特征在于所述常模噪声抑制装置，含有配置在插入到有漏电感发生地耦合的所述2个线圈的位置上的2个电容器作为所述常模用电容器。
5.如权利要求1所述的噪声抑制电路，其特征在于还设有其上卷绕有漏电感发生地耦合的2个线圈的磁芯，所述磁芯含有形成让使所述2个线圈耦合的磁通通过的磁路的第1磁路形成部；形成使分别由所述2个线圈产生的漏磁通通过的磁路的第2磁路形成部。
6.如权利要求5所述的噪声抑制电路，其特征在于所述第2磁路形成部包含由高导磁率磁性材料形成的部分和由高饱和磁通密度磁性材料形成的部分，且形成闭磁路。
7.一种噪声抑制电路，其中包括抑制以同相位在第1和第2导线上传输的共模噪声的共模噪声抑制装置；抑制由第1和第2导线传输的、在这些导线间产生电位差的常模噪声的常模噪声抑制装置，其特征在于所述共模噪声抑制装置设有在相互不同的位置上连接至所述第1和第2导线且经由与所述第1和第2导线不同的路径相互连接的、分别进行对应于共模噪声的信号的检测或用以抑制共模噪声的注入信号的注入的第1和第2检测/注入部；以及在所述第1和第2导线上设在所述第1检测/注入部和第2检测/注入部之间的、降低所述共模噪声的峰值的峰值降低部；所述第1检测/注入部在进行对应于共模噪声的信号的检测时，所述第2检测/注入部将基于该检出信号生成的所述注入信号注入到所述第1和第2导线；所述第2检测/注入部在进行对应于共模噪声的信号的检测时，所述第1检测/注入部将基于该检出信号生成的所述注入信号注入到所述第1和第2导线；所述第1检测/注入部、第2检测注入部和峰值降低部中至少1个部含有插入到第1导线与第2导线的、有漏电感发生地耦合的2个线圈；所述常模噪声抑制装置含有一端连接至所述第1导线，另一端连接至所述第2导线，与由所述2个线圈产生的漏电感协动来降低常模噪声的1个以上的常模用电容器。
8.如权利要求7所述的噪声抑制电路，其特征在于所述第1检测/注入部含有在预定的第1位置插入到第1导线的第1线圈；在对应于所述第1位置的位置上插入到第2导线并与第1线圈协动来抑制共模噪声的第2线圈；以及与所述第1线圈和第2线圈耦合的第3线圈；所述第2检测/注入部含有一端在与所述第1位置不同的第2位置连接至所述第1导线、另一端连接至所述第3线圈的一端的第1共模用电容器；以及一端在对应于所述第2位置的位置上连接至所述第2导线，另一端连接至所述第3线圈的一端的第2共模用电容器；所述峰值降低部含有在所述第1位置与第2位置之间的第3位置上插入到所述第1导线的第4线圈；在对应于所述第3位置的位置上插入到所述第2导线，同时与所述第4线圈耦合并与第4线圈协动而在所述第1位置与第2位置之间降低所述共模噪声的峰值的第5线圈；所述第1线圈与第2线圈这组或所述第4线圈与第5线圈这组中至少1组有漏电感发生地耦合。
9.如权利要求8所述的噪声抑制电路，其特征在于所述共模噪声抑制装置还设有一端连接至所述第3线圈的一端，另一端接地的第3共模用电容器。
10.如权利要求7所述的噪声抑制电路，其特征在于所述常模噪声抑制装置，含有配置在将有漏电感发生地耦合的所述2个线圈夹入的位置上的2个电容器作为所述常模用电容器。
11.如权利要求7所述的噪声抑制电路，其特征在于还设有其上卷绕有漏电感发生地耦合的所述2个线圈的磁芯，所述磁芯含有形成让使所述2个线圈耦合的磁通通过的磁路的第1磁路形成部；形成使分别由所述2个线圈产生的漏磁通通过的磁路的第2磁路形成部。
12.如权利要求11所述的噪声抑制电路，其特征在于所述第2磁路形成部包含由高导磁率磁性材料形成的部分和由高饱和磁通密度磁性材料形成的部分，且形成闭磁路。
全文摘要
噪声抑制电路，设有用以降低共模噪声的如下元件在各自位置(P11a，P11b)上插入于导线(3，4)的、通过磁芯(11)耦合的线圈(W11，W12)；通过磁芯(11)耦合到线圈(W11，W12)上的线圈(W13)；分别以一端在位置(P12a，P12b)上连接至导线(3，4)，另一端连接至线圈(W13)的一端的电容器(12，13)；在各自的位置(P13a，P13b)上插入到导线(3，4)，通过磁芯(14)耦合的线圈(W14，W15)。电容器(16，17)与线圈(W14，W15)发生的漏电感协作来降低常模噪声。
文档编号H03H7/09GK1757159SQ20048000587
公开日2006年4月5日 申请日期2004年3月2日 优先权日2003年3月5日
发明者和崎贤(死亡), 斋藤义广 申请人:Tdk株式会社