专利名称：基于氮化物的集成声波器件及其制造方法
背景本发明涉及基于氮化物的声波器件。声波器件形成一类处理在压电晶体中传播的声波(亦即，声的或者压缩的)的信号的电子器件。压电晶体的特征是，当所述材料在机械上受应力(亦即，压缩或者处于拉伸状态下)时，诱生相关联的电场。类似地，当电场施加于压电晶体时，材料变成以预定的方式在机械上受到应力作用。有可能利用这些特性来利用压电晶体完成不同的功能。
例如，压电微音器把在空气中传播的声波转换为电子信号。压电扬声器和蜂鸣器完成相反的功能。压电传感器检测压力、温度、扭矩、湿度和/或一个范围很宽的其他现象的变化。
普通的压电材料包括石英(SiO2)、氧化锌(ZnO)、钛酸钡(BaTiO3)、钽酸锂(LiTaO3)和铌酸锂(LiNbO3)。但是，其他材料，最著名碳化硅(SiC)和III族材料，诸如氮化铝(AlN)和氮化镓(GaN)都是压电的并可以用来形成声波器件。
当时变电场施加于压电晶体的一部分时，所施加的电场诱生通过所述晶体传播的声波。声波可以以若干种方式通过压电材料传播。例如，声波可以通过物体传播，所谓″体″波，或者在所述材料表面传播。波沿着压电材料的表面传播的一般地称作表面声波(SAW)，而处理表面声波的器件称作表面声波器件或者SAW器件。
简单的表面声波器件包括压电晶体或者衬底上的压电材料薄膜。所述晶体表面上的叉指形金属带条形成发送和接收电极。所述金属电极把电能转换为晶体中的机械应力，反之亦然。因而，在压电的材料上形成的叉指形电极称作叉指形换能器，或者IDT。
简单的表面声波器件的透视解说明示于图10。SAW器件包括在衬底1上形成的压电薄膜2。金属(一般是铝)淀积在所述薄膜上，并且利用标准光刻或者卸除(liftoff)技术形成图案，以便形成输入IDT 3和输出IDT 4。压电薄膜的厚度一般在一个SAW波长的数量级。
在操作中，电信号可以施加在输入IDT 3上。输入信号诱生在压电薄膜2上的表面声波，并且表面声波沿着所述薄膜2向输出IDT 4传播。所产生的波形取决于施加在输入IDT的电信号、IDT叉指形电极的设计和方向以及所用压电材料。当波到达所述输出IDT 4时，在所述IDT 4的叉指形电极两端诱生电压，所述电压从所述器件输出。输出波形受输出IDT 4的设计的影响。
图11图解说明IDT某些设计参数。叉指形电极周期D确定所述IDT产生的波长λ。叉指形电极的线宽L和间隔S一般等于λ/4。叉指形电极的数目确定所述IDT的耦合效率，而叉指形电极重叠的宽度W影响所述叉指形电极对的频率响应。通过改变叉指形电极在IDT内的重叠，可以实现不同的滤波器功能。
在数字和模拟电子电路上，表面声波器件已经有许多不同的应用。例如，除别的以外，表面声波器件可以用作带通或带阻滤波器、双工器、延迟线、谐振器和/或阻抗元件。它们可以用来完成数字功能，诸如卷积、相关、脉冲压缩和/或数字滤波(例如在扩频通信系统中)，取决于器件的设计和特别是取决于叉指形换能器的布置。表面声波器件的设计和制造在K.Ng，Complete Guide to SemiconductorDevices，McGraw Hill(1995)一书第66章中描述。
器件中表面声波的速度取决于构造所述器件的材料和SAW的传播模式。例如，GaN中的一次Rayleigh模式声波的传播速度约为3600m/s，而在AlN中相应的SAW速度约为5800m/s，在SiC中为6800m/s。对于RF器件，SAW速度确定了所述器件可以处理的信号频带宽度。SAW器件的基本工作频率(f0)由下式给出f0＝v/λ，式中v是SAW速度，而λ是波长。正如上面讨论的，器件的波长由IDT的叉指形电极周期确定。IDT叉指形电极的宽度和间隔(于是，叉指形电极的周期)受光刻技术分辨率限制。于是，对于给定的叉指形电极周期、SAW速度增大，器件的基本工作频率上升。换句话说，对于一个给定的器件几何形状，SAW速度较高的器件允许较高频率信号。因此，III族氮化物和SiC可以是制造SAW器件理想的压电材料。
III族氮化物和碳化硅还可以是制造高功率、高温和/或高频器件的理想材料。这些宽能带隙材料与诸如砷化镓和硅等其他半导体材料相比具有高的电场击穿强度和高的电子饱和速度。
在诸如射频等高频，包括例如，S波段(2-4GHz)和X波段(8-12GHz)下工作的同时要求高的功率处理能力(＞20瓦)的电路，近年来已经变得更加流行。因为高功率、高频电路的增加，对能够在射频和射频以上的频率可靠工作同时仍旧能够处理较高功率负载的晶体管的需求相应地增大。以前，双极性晶体管和功率金属氧化物半导体场效应晶体管(MOSFET)已经用于高功率应用，但是这样的器件的功率处理能力可能受到较高工作频率的限制。结场效应晶体管(JFET)一般用于高频应用，但是以前已知的JFET的功率处理能力还是受到限制。
最近已经开发了用于高频应用的金属半导体场效应晶体管(MESFET)。MESFET结构对于高频应用可能是有利的，因为只有多数载流子携带电流。MESFET的设计最好可以是过电流MOSFET设计，因为减小的栅极电容允许栅极输入信号的较快的开关时间。因此，尽管全部场效应晶体管都只利用多数载流子携带电流，但是MESFET的Schottky栅极结构使MESFET对于高频应用更理想。
除结构的类型，或许更加根本的是，形成晶体管的半导体材料的特性也影响工作参数。在影响的晶体管工作参数中，电子迁移率、饱和电子漂移速度、击穿电场和导热率都可能对晶体管高频和高功率特性有最大的影响。
电子迁移率是测量在电场存在的情况下电子能够多快地被加速到它的饱和速度的尺度。过去，推荐采用具有高电子迁移率的半导体材料，因为以较小电场可以形成较多的电流，结果是当施加电场时，响应时间较快。饱和电子漂移速度是所述半导体材料中一个电子可以获得的最大速度。对于高频应用推荐采用饱和电子漂移速度较高的材料，因为较高速度可以转变为从源极到漏极的较短时间。
击穿电场是Schottky结被击穿因而通过所述器件栅极的电流骤然增加的电场强度。对于高功率、高频晶体管，推荐采用击穿电场高的材料，因为给定的材料尺寸一般地可以支持较高的电场。较大的电场可以允许较快的暂态，因为较大的电场比较小的电场可以使电子能够更快加速。
导热率是半导体材料耗散热量的能力。在典型工作情况下，所有晶体管都产生热量。高功率和高频晶体管一般比信号小的晶体管产生数量较大的热量。随着半导体材料温度上升，结漏电流一般增大，而流过场效应晶体管的电流一般减小，因为载流子迁移率随着温度上升而减小。因此，若从所述半导体耗散热量，则所述材料仍旧可以保持较低的温度，而且可以在较低漏电流下携带较大的电流。
过去，高频MESFET用诸如砷化镓(GaAs)等n-型III-V族化合物制造，因为它们的电子迁移率高。尽管这些器件提供提高了的工作频率、中等增强的功率处理能力，但是这些材料相对较低的击穿电压和较低的导热率使它们在高功率应用上的可用性受到限制。
许多年来已经知道碳化硅(SiC)具有优异的物理和电子学特性，这在理论上应该允许生产与由硅(Si)或者GaAs制造的器件相比可以在较高温度、较高功率和较高频率下工作的电子器件。约4×106V/cm的高击穿电场、约2.0×107cm/sec的高饱和电子漂移速度和约4.9W/cm-K的高导热率，表明SiC将适用于高频、高功率应用。
Palmour等人的美国专利No.5,270,554和Sriram等人的美国专利No.5,925,895描述了基于SiC的MESFET结构和它们的制造，这些专利附此作参考。Allen等人的2000年5月10日提交的美国专利申请序列号09/567,717也描述了SiC MESFET的结构和制造，所述申请附此作参考。
在氮化物领域，对于高功率和/或高频应用特别感兴趣的器件是电子迁移率高的晶体管(HEMT)，它还已知作为异质结构场效应晶体管(HFET)。这些器件可以在若干种环境下提供工作上的优点，因为在两个能带隙不同的半导体材料的非均质结中，而且能带隙较小的材料具有较高电子亲和性的地方，形成二维电子气体(2DEG)。所述2DEG是在不掺杂的能带隙较小的材料中的积累层，并可以包含非常高的表层电子浓度，例如超过1013个载体/cm2。此外，起源于能带隙较宽的半导体的电子转移到2DEG，由于减小的离子化杂质散射的缘故而允许高的电子迁移率。
高载流子浓度和高载流子迁移率结合可以使HEMT获得非常大的跨导，因而对于高频应用可以提供优于金属半导体场效应晶体管(MESFET)的强的性能优点。
因为包括上述高击穿电场、宽的能带隙、大的导带偏移量和/或高的饱和电子漂移速度的材料特性的组合，所以用氮化镓/氮化铝镓(GaN/AlGaN)材料系统制造的电子迁移率高的晶体管具有产生大RF功率的潜力。
在电子通信系统中，一般最好在传输以前或者接收之后放大信号。往往最好还在放大以前或者之后立即对这样的信号进行滤波。在高频通信系统中，这样的放大可以有效地利用包括SiC MESFET或者基于III族氮化物的晶体管的放大电路完成。滤波可以有效地利用SAW滤波器完成。
为了把实现通信系统所需的电路元件数目减到最小，并简化其设计，最好把尽可能多的组件集成在单一的芯片上。有人已经进行了SAW器件与其他器件的集成。但是，这样的器件一般要求把压电晶体结合到已经其上已经形成了有源电子组件的半导体衬底(诸如硅)上。
发明概述本发明的实施例提供一种单片电子器件，它包括衬底；在所述衬底上形成的压电III族氮化物外延层；在所述III族氮化物外延层的半绝缘区域上形成的多个金属指状物，用于形成表面声波器件的输入和输出叉指形换能器；以及在所述衬底上形成的至少一个电子器件。所述电子器件包括电连接到所述输入和/或输出换能器中的至少一个的金属触点。
所述电子器件可以包括HEMT、MESFET、JFET、MOSFET、光电二极管、LED或者其他电子器件。在某些实施例中，压电的III族氮化物层包括AlxGa1-xN(0≤x≤1)或InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)，并且在某些实施例中可以包括AlN。
在某些实施例中，以台面的形式形成电子器件，以便把电子器件与SAW器件隔离。在某些实施例中，在SAW器件和电子器件之间形成沟槽。
可以在邻近叉指形换能器的地方形成吸收和/或反射元件，以便减少可能干扰SAW器件工作的不希望有的反射。
在本发明的某些实施例中，通过以下步骤来提供电子器件在衬底上形成缓冲层，所述缓冲层包括II族氮化物，诸如AlxGa1-xN(0≤x≤1)或InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)；在所述缓冲层上形成多个外延层；暴露所述缓冲层表面的一部分；在所述多个外延层上形成栅极、源极和漏极触点，以便形成晶体管器件；以及在缓冲层的所述暴露部分形成叉指形换能器，以便形成SAW器件。
可以通过蚀刻所述多个外延层来暴露所述缓冲层表面的一部分。作为另一方案，可以掩蔽所述缓冲层并在所述掩模上形成开孔。可以通过去除了掩模的开孔来生长所述多个外延层。
在本发明的某些实施例中，例如通过蚀刻在所述晶体管器件和所述SAW器件之间形成沟槽，以便隔离所述SAW器件。所述沟槽可以具有大于或等于一个SAW波长的深度并可以伸展到衬底中。
本发明的其他实施例包括利用注入掩模掩蔽所述多个外延层；把离子注入多个外延层，以便形成所述外延层的半绝缘的注入区域；以及在所述注入区域中形成叉指形换能器。
本发明的特定实施例包括在所述衬底上形成缓冲层，所述缓冲层包括III族氮化物，诸如AlxGa1-xN(0≤x≤1)或InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)；在所述缓冲层上形成沟道层；在所述沟道层上形成阻挡层；在所述阻挡层上形成蚀刻掩模；蚀刻所述阻挡层的一部分，以便暴露所述沟道层的一部分；清除所述蚀刻掩模；在所述阻挡层上形成栅极、源极和漏极，以便形成晶体管器件；以及在所述沟道层的所述暴露部分上形成叉指形换能器，以便形成SAW器件。
本发明的其他实施例包括在所述衬底上形成碳化硅外延层；利用蚀刻掩模掩蔽所述碳化硅外延层；蚀刻所述碳化硅的一部分，以便暴露衬底的一部分；利用生长掩模掩蔽所述碳化硅外延层；在所述暴露的衬底上生长III族氮化物层，诸如AlxGa1-xN(0≤x≤1)或InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)；在所述碳化硅外延层上形成栅极、源极和漏极触点，以便形成晶体管器件；以及在所述III族氮化物层上形成叉指形换能器，以便形成SAW器件。
在某些实施例中，所述生长掩模横过所述暴露的衬底延伸一段预定的距离，使得所述III族氮化物层与碳化硅外延层彼此隔开。
图IA-IC是原理图，图解说明本发明的实施例以及可以是制造所说明的器件的中间步骤的器件前体；图2A-2B是原理图，图解说明本发明实施例以及可以是制造所说明的器件的中间步骤的器件前体；图3A-3B是原理图，图解说明本发明实施例以及可以是制造所说明的器件的中间步骤的器件前体；图4是原理图，图解说明本发明的实施例；图5是原理图，图解说明本发明的实施例；图6A-6C是原理图，图解说明本发明实施例以及可以是制造所说明的器件的中间步骤的器件前体；图7是原理图，图解说明本发明的实施例；图8是原理图，图解说明本发明的实施例；图9是原理图，图解说明本发明的实施例；图10是透视图，图解说明传统的表面声波器件；以及图11是原理图，图解说明传统的表面声波器件的叉指形换能器的布局。
详细说明现将参照表示本发明不同的实施例的附图更充分地描述本发明。但是，本发明可以以不同的形式实施，因而不应解释为只限于在这里提出的实施例；而是这些实施例只是提供来使公开更彻底和完全，并向本专业的技术人员充分地传达本发明的范围。所有附图中类似的号码标示类似的元件。另外，附图中图解说明的不同的层和区域是示意地图解说明性的。因此，本发明不限于附图中图解说明的相对大小和间隔。正如本专业的技术人员将会正确评价的，在这里说到″在″衬底或者其他层″上″形成的层，可以是指直接在所述衬底或者其他层上形成的层，或者在所述衬底或者其他层上形成的插入层或多层。另外，应该明白，当第一元件或者层描述为与第二元件或者层″电接触″时，所述第一和第二元件或者层不必彼此直接物理接触，而是可以通过插入允许电流在第一和第二元件或者层之间流动的导电元件或者层连接。
在图1A的剖面图中以集成SAW/晶体管10来示意地图解说明本发明的实施例。在图解说明于图1A的实施例中，器件10的晶体管结构10A包括高电子迁移率晶体管(HEMT)；但是，正如本专业的技术人员正确评价的，所述晶体管结构10A(以及联系下述本发明其他实施例图解说明的晶体管结构)可以包括代替HEMT或者除HEMT之外的一种或多种其他类型的器件。例如，晶体管结构10A可以包括MESFET、MOSFET、JFET或者其他器件。
所述集成器件10包括衬底12，后者可以例如是碳化硅(SiC)，诸如4H多晶型半绝缘碳化硅。其他碳化硅候选多晶型包括3C、6H和15R多晶型。描述性地而不是在绝对意义上使用所述术语″半绝缘″。在本发明的特定实施例中，碳化硅体晶体在室温下具有等于或者高于约1×105Ω-cm的电阻率。
衬底12上的氮化铝缓冲层14提供碳化硅衬底和器件其余部分之间适当的晶体结构过渡。在图1A图解说明的实施例中，氮化铝缓冲层14还形成压电薄膜，其上制造SAW器件10B，正如下面更详细描述的。缓冲层14和随后的基于GaN的各层可以通过MOCVD、MBE或者任何其他适用的生长技术来形成，以便形成高质量外延层。
碳化硅具有对III族氮化物(A1203)比对蓝宝石更接近得多晶格匹配，这是用于III族氮化物器件的非常普通的衬底材料。所述更接近的晶格匹配可以产生质量比那些一般地在蓝宝石上可用的质量更高的III族氮化物薄膜。碳化硅还具有非常高的导热率，使得碳化硅上的III族氮化物器件的总输出功率，一般，不像在蓝宝石上形成的同一器件的情况那样受所述衬底热耗散的限制。另外，半绝缘碳化硅衬底的可用性可以提供器件绝缘和减小的寄生电容。
尽管碳化硅是推荐的衬底材料，但是本发明的实施例可以利用任何适用的衬底，诸如蓝宝石、氮化铝、氮化镓铝、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等等。在某些实施例中，还可以形成适当的缓冲层。
这里使用的术语″III族氮化物″是指那些在氮和周期表III族元素(一般为铝(Al)、镓(Ga)和/或铟(In))之间形成的半导体化合物。所述术语还指三元和四元化合物，诸如AlGaN和AlInGaN。正如本专业的技术人员非常明白的，III族元素可以与氮结合形成二元(例如，GaN)、三元(例如，AlGaN，AlInN)和四元(例如，AlInGaN)化合物。这些化合物全部具有一个克分子的氮结合一个克分子III族元素总量的经验公式。因此，诸如AlxGa1-xN的分子式，式中0≤x≤1或InyAlxGa1-x-yN，式中0≤x≤1，0≤y≤1和x+y≤1，往往用来描述它们。
适当的半绝缘SiC衬底由例如，Durham，N.C.的Cree，Inc.(本发明的受让人)制造，而生产方法在美国专利No.Re 34,861；4,946,547；5,200,022；6,218,680；6,403,982；和6,396,080中作了描述，其内容全部附此作参考。类似地，用于外延生长III族氮化物的技术已经在例如美国专利No.5,210,051；5,393,993；5,523,589和5,292,501，其内容附此作参考。
例如，在以下文献中描述了基于GaN的HEMT的适用结构共同转让的美国专利6,316,793和2001年7月12提交的题为″在基于氮化镓的覆盖段上具有栅极触点的氮化镓铝/氮化镓高电子迁移率晶体管及其制造方法″的美国专利申请序列号09/904,333；2001年5月11日提交的题为″带有阻挡层和隔离层的氮化物III族氮化物的高电子迁移率晶体管(HEMT)″的美国临时申请序列号60/290,195和Smorchkova等人的题为″带有阻挡层和隔离层的基于III族氮化物的高电子迁移率晶体管(HEMT)″的美国专利申请序列号10/102,272，所述文献的公开内容附此作参考。
继续图1A的描述，在缓冲层14上形成沟道层16在某些实施例中为GaN。沟道层16最好是不掺杂的，但是可以用不同的材料掺杂，以便改变表层电荷区域中的电子浓度或者所述表层电荷区域下面价带Ev和导带Ec的特性。在某些实施例中，沟道层16约1至5μm厚。在某些实施例中，沟道层16可以包括厚的(1至5μm)基于GaNd缓冲层与在其上形成的薄的(约100埃)高质量沟道区域。
在沟道层16上形成阻挡层18。在某些实施例中，阻挡层18可以包括AlGaN，从而在沟道层16和阻挡层18之间形成非均质结。阻挡层18最好具有20％和40％之间的铝成分，并可以以约2×1018cm-3的掺杂浓度用硅掺杂。阻挡层18的厚度可以在约15和40nm之间，最好约25nm厚。
如上所述，因为在沟道层16和阻挡层18之间界面处的AlGaN/GaN非均质阻挡层，在所述界面上诱生两维电子气体。在阻挡层18的表面上形成欧姆源极电极22和欧姆漏极电极23。源极22和漏极23的欧姆电极可以是Ti/Si/Ni、Ti/Al/Ni、Ti/Al/Ni/Au或者形成n-型AlGaN的欧姆触点的任何其他适用材料。AlGaN/GaN HEMT器件适当的欧姆触点在S.T.Sheppard，W.L.Pr ibble，D.T.Emer son，Z.Ring，R.P.Smith，S.T.Allen和J.W.Palmour的″在10GHz下用GaN/AlGaNHEMT混合型放大器进行的高功率演示″，the 58th Device ResearchConference，Denver，CO 2000年6月一文和S.T.Sheppard，K.Doverspike，M.Leonard，W.L.Pribble，S.T.Allen和J.W.Palmour的″碳化硅上GaN/AlGaN HEMT的改善10GHz运行″，Mat.Sci.Forum，Vols.338-342(2000)，pp.1643-1646一文中描述。
源极电极22和漏极电极23之间的距离一般约为2-4μm。
在某些实施例中，可以在源极22和漏极23欧姆电极之间的阻挡层18的表面上形成薄的(20-40埃)不掺杂的GaN覆盖层(未示出)。这样的覆盖层的设计和影响在Smith的题为″在基于氮化镓的覆盖层上具有栅极触点氮化镓铝/氮化镓高电子迁移率晶体管及其制造方法″的美国专利申请序列号09/904,333中作了描述，其公开附此作参考。
在源极22和漏极23电极之间形成栅极电极24。在某些实施例中，栅极电极24用铂、镍或者任何其他适用金属形成，它形成n-型AlxGa1-xN非欧姆触点。在T形栅极配置中栅极电极24可以用附加的金属层覆盖，或者可以在一个工艺步骤中形成T形栅极。正如先有技术已知的，T形栅极配置特别适用于RF和微波器件。
阻挡层18还可以配备有多层，正如在上述引用的Smorchkova等人的美国专利申请序列号10/102,272所描述的。因此，本发明的实施例不应被解释为把阻挡层限制于单一层，而是可以包括例如具有GaN、AlGaN和/或AlN层组合的阻挡层。例如，GaN、AlN结构可以利用来减少或者避免合金散射。
正如图1A中图解说明的，暴露出缓冲层14(诸如AlN缓冲层)的表面25的一部分。第一多个金属指状物26在所述暴露表面25上形成输入IDT，而第二多个金属指状物28形成输出IDT。输入IDT 26、输出IDT 28和所述AlN缓冲层14形成表面声波器件10B，后者与晶体管10A集成在同一衬底上。所述IDT 26、28可以用铝或者任何其他适用金属形成。因为所述IDT 26、28不必与缓冲层14形成欧姆的或者其他电接触，所以许多不同的金属都可以使用(包括例如的用于栅极24、源极22和漏极23欧姆触点和/或金属互连同一金属，以便减少所需的金属化步骤的数目)。
缓冲层14的厚度影响SAW结构10B的SAW传播特性。一般，在器件中传播的表面声波延伸进入所述结构一段约一个波长的距离。在某些实施例中，缓冲层约250nm或者更小。在所述情况下，传播波的SAW速度可以由SiC衬底控制，它具有比AlN较高的SAW速度。另外，可以这样选择SAW IDT指状物26、28的取向，以便优化所述器件的性能。尽管已经有人报告，在AlN和SiC的c平面上SAW的传播是各向同性的，但是有可能利用离轴切割的SiC衬底来制造器件，它们可以使表面声波的传播依赖于取向。例如，一般利用8°离轴晶片来制造SiC MESFET。
可以通过覆盖层金属(未示出)或者通过金属丝连接或者其他任何适用技术来把输入IDT 26或者输出IDT 28连接到晶体管10A的源极22、漏极23和/或栅极24，以便可以把电信号从晶体管10A输送到SAW器件10B，反之亦然。
为了减小不希望的反射和来自晶体管10A的干扰和/或将其减到最小，可以按照不同于所述IDT指状物26、28的取向的角度来切割管芯，正如图9图解说明的。另外，可以在器件与输入IDT 26和/或输出IDT 28处形成SAW反射器和/或吸收器19，把不希望的干扰减到最小。SAW反射器和吸收器的设计对于设计SAW器件的技术人员来说是众所周知的。
在图1B和1C中图解说明各种前体结构，后者说明制造器件10的替换方法。正如在图1B中图解说明的，可以通过以下步骤来形成前体器件11在衬底12上淀积外延层，以便形成缓冲层14、沟道层16和阻挡层18。金属化之前，在阻挡层18的表面上形成蚀刻掩模32。蚀刻掩模32可以包括光刻胶、二氧化硅、氮化硅或者任何其他蚀刻下面的氮化物外延层适用的掩模。利用标准光刻技术把蚀刻掩模32形成图案并将其部分地去除。典型光刻过程可以包括以下步骤在半导体结构上涂敷光刻胶(一般对光敏感的聚合物树脂)层；把掩模置于所述光刻胶上面；把光刻胶暴露在该光刻胶对其敏感的光的频率下(通过经受化学变化；一般它在特定溶剂中的溶解度发生变化)；蚀刻所述光刻胶以便去除曝光或者未曝光的图案(取决于所选定的抗蚀层)；以及然后在剩余的图案上实施下一个所需的步骤。
然后把势垒层和沟道层16，18蚀刻掉，暴露出AlN缓冲层14的一部分，在其上可以形成IDT 26、28。然后除去蚀刻掩模32，执行金属化步骤，形成触点22、23，24和所述IDT 26、28。
可以利用干蚀刻过程，诸如反应性离子蚀刻(RIE)蚀刻势垒层16和沟道层18。用于干蚀刻台面的适用的条件可以包括在Ar环境中利用BCl3蚀刻剂进行干蚀刻。例如，典型工艺可以包括在反应离子蚀刻(RIE)反应器中在5-50毫乇(mTorr)的压力和50-300W的RF功率下，使Ar以20-100每分钟标准立方厘米(sccm)流动并且BCl3以10-20sccm流动。实际的参数将取决于所用的系统，并可以由本专业的技术人员确定。
参照图1C所示的前体结构13便可以理解制造器件10的替换方法。可以通过把衬底12放入生长反应器并正如上面描述的，在所述衬底12上淀积AlN缓冲层14来制造器件10。形成缓冲层14之后，从所述生长反应器取出衬底12，并在所述缓冲层的表面形成生长掩模34(它可以包括二氧化硅、氮化硅或者其他适用的材料)。正如上面描述的，利用标准光刻胶技术将掩模层34形成图案，以便露出缓冲层14表面的一部分。形成掩模层34并将其图案化之后，将衬底12放回生长反应器，以便重新生长沟道和阻挡层16和沟道层18(和其他任何可以在所述器件中存在的层)。除去掩模层34之后，可以在所述结构上形成触点22、23、24和IDT 26、28。
如图2A和2B中图解说明的，器件20包括SAW结构20B，通过在经由缓冲层14延伸的各结构之间形成沟槽36来把SAW结构20B与晶体管结构20A分开。沟槽36可以伸展到衬底12中，取决于缓冲层14的厚度和所述器件的波长。正如上面讨论的，在所述传播介质中SAW延伸一段约一个波长的距离。因此，沟槽36可以延伸一段至少约一个波长的距离，以便向SAW器件20B提供物理隔离。
如图2A中图解说明的，沟槽36可以在所述晶体管的形成以前、在其过程中或者之后形成。例如，可以在结构上形成蚀刻掩模38，形成图案，以便露出与所述晶体管台面相邻的缓冲层14的一部分。然后以上面描述的方式蚀刻暴露区域，以便提供器件隔离。蚀刻之后，除去蚀刻掩模，进行金属化，如图2B中图解说明的。
图3A-3B图解说明本发明的其他实施例。如图3A示意地说明的，器件30包括晶体管结构30A和在共同衬底上形成的SAW器件结构30B。但是，在所述实施例中，在与晶体管电极相同的外延层表面上形成SAW器件30B的IDT 26、28，因此，不必进行重新生长或者台面蚀刻。
为了使SAW器件30B与晶体管结构30A在电气上彼此隔离，并减少SAW器件本身中的损耗，把诸如氮或磷等离子43注入所述器件的区域42，以便使所述区域42具有足够高的电阻，就像是在电气上没有活性一样。
如图3B中图解说明的，生长晶体管结构30A外延层，形成外延前体结构31之后，在前体结构31的表面上形成具有图案的注入掩模44(所述掩模可以包括光刻胶)，并且把氮离子43注入暴露表面45，以便把氮离子43注入区域42。通过注入其他离子(包括氢、氦、铝和氮)可以增大所述区域的电阻率。
所述注入可以用传统的方式和在室温下进行。正如目前众所周知的(和在不受特定理论限制的情况下)，注入离子会在GaN内造成损伤，以便在能带隙内产生深能级。而这些本身又捕获GaN中游离的载流子，于是，使所述材料具有比GaN层或者在没有这样的注入的情况下的区域更高的电阻。在HEMT结构中，注入的离子有效地中和所述势垒和沟道层之间界面上导电的2DEG通道。
在某些实施例中，氮原子在10-400keV的能量下注入暴露的区域，剂量为1013-1014离子每平方厘米(cm2)。这样的剂量可能足以中和区域42，或不然使所述区域42充分地非导电化，使得晶体管结构30A在电气上与SAW器件30B隔离，使得不论晶体管结构30A还是SAW器件30B的电气性能都基本上不受另一个器件损害。
图4图解说明按照本发明其他实施例的器件40。与联系图3和3A描述的实施例一样，在与晶体管结构40A相同的外延表面上形成SAW器件40B。但是，除了在形成SAW器件40B的各层的注入中性化外，利用上面的联系图2A和2B描述的掩模和蚀刻技术在SAW结构40B和晶体管结构40A之间形成隔离沟槽56。正如上面讨论的，沟槽56的深度可以等于至少一个SAW波长。
图5图解说明本发明又一个实施例。在图5图解说明的实施例中，晶体管结构50A的势垒和沟道层向下蚀刻进入厚的GaN层16，以便去除势垒和沟道层之间的2DEG区域。在生长为半绝缘的GaN层的暴露表面上形成SAW IDT。可以在晶体管结构50A和SAW器件结构50B之间利用上述技术蚀刻任选的隔离沟槽66。
在图6A-6C中图解说明的实施例中，基于AlN的SAW结构60B与SiC MESFET结构60A集成在同一衬底上。美国专利6,063,186；6,297,522；6,217,662；5,155,062；4,946,547；4,912,063；4,912,064；和5,011,549公开了生长碳化硅外延层的技术，所述公开附此作参考。2000年11月17日提交的题为″用于碳化硅薄膜的基座设计″的美国专利申请序列号09/715,576；2001年2月21日提交的题为″用于碳化硅薄膜的基座设计″的美国专利申请序列号09/790,169；和2002年11月21日公开的题为″种晶支持器和用于制造碳化硅晶体的种晶及制造碳化硅晶体的方法″的美国专利申请序列号2001/0170491；2002年7月11日公开的题为″气体驱动旋转设备和用于形成碳化硅层的方法″的美国专利申请序列号2002/0090454；2001年10月30日提交的题为″诱生加热器件和用于可控地加热制品的方法″的美国专利申请序列号10/017,492；2002年4月8日提交的题为″气体驱动的行星旋转设备及用于形成碳化硅层的方法″的美国专利申请序列号10/117,858也公开了碳化硅外延层生长技术，其公开附此作参考。
可以利用上述专利和申请所描述的技术来生长SiC外延层72，以便形成前体结构61，如图6B中图解说明的。在SiC外延层72的表面形成蚀刻掩模73，并将其形成图案，以便露出SiC外延层72表面74的一部分。然后蚀刻前体结构61，以便露出所述半绝缘SiC衬底的一部分。然后利用图6C中图解说明的生长掩模77来掩蔽剩余的SiC外延层，所述生长掩模77延伸刚好超过SiC外延层72的边缘一段预定的距离，所述预定的距离可以随生长掩模77的厚度而定。在形成生长掩模77之前，可以除去蚀刻掩模73或者可以不除去蚀刻掩模73。
在所述暴露的衬底上重新生长结晶的AlN层14，并除去掩模77。因为重新生长的AlN层14与SiC外延层72分离，所以SAW结构60B和MESFET结构60A随着生长而隔离。在SiC外延层72上形成金属触点22、23、24，然后在AlN层上形成SAW IDT 26、28，以便完成所述器件。
正如图7图解说明的，上述技术可以延伸至把一个以上类型的器件与一个或多个SAW器件集成在同一衬底上。例如，器件70包括晶体管结构70A、SAW器件70B和光检测器结构70C，集成在同一衬底12上。这样一种器件可以例如用作单片电路元件，能够接收、放大和滤波光学信息信号。类似地，在图8图解说明的实施例包括晶体管结构80A、SAW器件80B、光检测器结构80C和发射机结构80D，集成在同一衬底12上。这样的器件可以例如用作单片电路元件，能够接收、放大和滤波光学信息信号并发射信息信号。基于GaN发射器机和光检测器的设计对本专业的技术人员是众所周知的。基于GaN光检测器的示例图解说明于美国专利6,495,852和6,265,727,它们均附此作参考。基于GaN的发射器示例图解说明于美国专利5,523,589和5,739,554，它们均附此作参考。
其他电路元件可以与所述SAW器件和所述电子器件集成在同一衬底上。例如，电容器、电感器、电阻、延迟线等等也可以集成到所述器件中。
尽管已经参照通过利用蚀刻和/或选择性生长过程将同一衬底上的SAW器件与其他器件隔离来描述本发明的实施例，但是诸如锯法、激光烧蚀或者其他本专业的技术人员已知的技术等形成沟槽的其他技术也可以利用来设置这样的隔离沟槽。另外，本发明的实施例不应被解释为限于这里描述的在共同的衬底上向压电层提供隔离的具体技术。例如，卸除(lift-off)或者其他技术可以利用来为与其他器件集成在共同的衬底上的SAW器件设置压电层。
已经在附图和说明书中描述了本发明的实施例，并且尽管使用了具体的术语，但是它们只是用于一般性和描述性的意义，并非旨在限定，本发明的范围在权利要求书中定义。
权利要求
1.一种单片电子器件，它包括衬底；在所述衬底上形成的压电的III族氮化物外延层；在所述III族氮化物外延层的半绝缘区域上形成的多个金属指状物，所述多个金属指状物和所述半绝缘区域一起形成表面声波器件，所述多个金属指状物形成输入换能器和输出换能器；以及在所述衬底上形成的至少一个电子器件，所述至少一个电子器件包括金属触点；其中所述金属触点电连接到所述输入和/或输出换能器。
2.如权利要求1所述的单片电子器件，其中所述至少一个电子器件包括晶体管。
3.如权利要求1所述的单片电子器件，其中所述至少一个电子器件包括光电二极管。
4.如权利要求1所述的单片电子器件，其中所述至少一个电子器件包括发光二极管。
5.如权利要求1所述的单片电子器件，其中所述压电外延层包括AlxGa1-xN(0≤x≤1)。
6.如权利要求5所述的单片电子器件，其中所述压电外延层包括单晶AlN。
7.如权利要求1所述的单片电子器件，其中所述压电外延层包括InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。
8.如权利要求1所述的单片电子器件，其中在邻近所述表面声波器件的台面上形成所述至少一个电子器件。
9.如权利要求1所述的单片电子器件，其中所述多个金属指状物包括铝。
10.如权利要求1所述的单片电子器件，其中还包括所述表面声波器件和所述至少一个电子器件之间的沟槽。
11.如权利要求10所述的单片电子器件，其中所述沟槽穿过所述压电外延层伸展到所述衬底中。
12.如权利要求1所述的单片电子器件，其中所述至少一个电子器件包括碳化硅MESFET。
13.如权利要求1所述的单片电子器件，其中所述多个金属指状物的取向与单片电子器件管芯的边缘成一个角度。
14.如权利要求1所述的单片电子器件，其中还包括SAW吸收器，所述SAW吸收器与所述输入和/或输出换能器中的至少一个相邻。
15.如权利要求1所述的单片电子器件，其中还包括SAW反射器，所述SAW反射器与所述输入和/或输出换能器中的至少一个相邻。
16.如权利要求1所述的单片电子器件，其中在注入的没有电活性的区域上面形成所述金属指状物。
17.如权利要求6所述的单片电子器件，其中直接在所述衬底上形成所述包括AlN的压电外延层。
18.如权利要求17所述的单片电子器件，其中所述包括AlN的压电外延层的厚度小于一个SAW波长。
19.如权利要求17所述的单片电子器件，其中所述包括AlN的压电外延层的厚度大于或者等于一个SAW波长。
20.如权利要求1所述的单片电子器件，其中所述衬底包括SiC。
21.如权利要求1所述的单片电子器件，其中从由以下材料构成的组中选择所述衬底蓝宝石、氮化铝、氮化镓铝、氮化镓、硅、GaAs、LGO、ZnO、LAO和InP。
22.一种单片电子器件，它包括衬底；在所述衬底上形成的III族氮化物外延层；在所述111族氮化物外延层的半绝缘区域上形成的多个叉指形换能器(IDT)，所述多个IDT和所述半绝缘区域一起形成表面声波器件；以及在所述衬底上形成的至少一个电子器件。
23.一种单片电子器件，它包括衬底；在所述衬底上形成的III族氮化物外延层；在所述III族氮化物外延层的半绝缘区域形成的表面声波器件；以及在所述衬底上形成的至少一个电子器件。
24.一种在半导体衬底上制造单片电子器件的方法，所述方法包括在所述衬底上形成包括III族氮化物的缓冲层；在所述缓冲层上形成多个外延层；暴露出所述缓冲层表面的一部分；在所述多个外延层上形成栅极、源极和漏极触点，以便形成晶体管器件；以及在所述缓冲层的暴露部分形成叉指形换能器，以便形成SAW器件。
25.如权利要求24所述的方法，其中所述III族氮化物包括AlxGa1-xN(0≤x≤1)。
26.如权利要求24所述的方法，其中所述III族氮化物包括InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。
27.如权利要求24所述的方法，其中暴露所述缓冲层表面的一部分的步骤包括蚀刻所述多个外延层。
28.如权利要求24所述的方法，其中还包括用掩模掩蔽所述缓冲层；在所述掩模中形成开孔；通过所述开孔生长所述多个外延层；以及清除所述掩模。
29.如权利要求24所述的方法，其中还包括在所述晶体管器件和所述SAW器件之间蚀刻沟槽，以便隔离所述SAW器件。
30.如权利要求29所述的方法，其中蚀刻所述沟槽至大于或者等于一个SAW波长的深度。
31.如权利要求29所述的方法，其中将所述沟槽蚀刻在所述衬底中。
32.一种在半导体衬底上制造单片电子器件的方法，所述方法包括在所述衬底上形成包括III族氮化物的缓冲层；在所述缓冲层上形成多个外延层；在所述多个外延层上形成栅极、源极和漏极触点，以便形成晶体管器件；用注入掩模掩蔽所述多个外延层；把离子注入所述多个外延层，以便形成所述外延层的半绝缘的注入区域；以及在所述注入区域上形成叉指形换能器，以便形成SAW器件。
33.如权利要求32所述的方法，其中所述III族氮化物包括AlxGa1-xN(0≤x≤1)。
34.如权利要求32所述的方法，其中所述III族氮化物包括InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。
35.如权利要求32所述的方法，其中还包括用注入掩模掩蔽所述多个外延层；把离子注入多个外延层，以便形成所述外延层的半绝缘的注入区域；以及在所述注入区域形成所述叉指形换能器。
36.如权利要求32所述的方法，其中还包括在所述晶体管器件和所述SAW器件之间形成沟槽。
37.如权利要求36所述的方法，其中蚀刻所述沟槽至大于或者等于一个SAW波长的深度。
38.一种在半导体衬底上制造单片电子器件的方法，所述方法包括在所述衬底上形成包括III族氮化物的缓冲层；在所述缓冲层上形成沟道层；在所述沟道层上形成阻挡层；在所述阻挡层上形成蚀刻掩模；蚀刻所述阻挡层的一部分，以便暴露所述沟道层的一部分；除去所述蚀刻掩模；在所述阻挡层上形成栅极、源极和漏极触点，以便形成晶体管器件；以及在所述沟道层的暴露部分上形成叉指形换能器，以便形成SAW器件。
39.如权利要求38所述的方法，其中所述III族氮化物包括AlxGa1-xN(0≤x≤1)。
40.如权利要求38所述的方法，其中III族氮化物包括InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。
41.一种在碳化硅衬底上制造单片电子器件的方法，所述方法包括在所述衬底上形成碳化硅的外延层；用蚀刻掩模掩蔽所述碳化硅外延层；蚀刻所述碳化硅外延层的一部分，以便暴露所述衬底的一部分；用生长掩模掩蔽所述碳化硅外延层；在所述暴露的衬底上生长III族氮化物层；在所述碳化硅外延层上形成栅极、源极和漏极触点，以便形成晶体管器件；以及在所述III族氮化物层上形成叉指形换能器，以便形成SAW器件。
42.如权利要求41所述的方法，其中所述III族氮化物包括AlxGa1-xN(0≤x≤1)。
43.如权利要求41所述的方法，其中所述III族氮化物包括InyAlxGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。
44.如权利要求41所述的方法，其中所述生长掩模横过所述暴露的衬底延伸一段预定的距离，使得所述III族氮化物层与所述碳化硅外延层彼此隔开。
全文摘要
一种单片电子器件包括衬底；在衬底上形成的半绝缘压电III族氮化物外延层；在外延层上形成表面声波器件的一对输入和输出叉指形换能器；以及在衬底上形成的至少一个电子器件(诸如HEMT、MESFET、JFET、MOSFET、光电二极管、LED等)。公开了一种隔离装置，用于在电气上和在声学上把电子器件与SAW器件隔离，反之亦然。在某些实施例中，在SAW器件和电子器件之间形成沟槽。还公开了离子注入技术，用于形成半绝缘III族氮化物外延层，其上可以制造SAW器件。与所述叉指形换能器相邻的吸收和/或反射元件减小可能干扰所述SAW器件工作的不希望有的反射。
文档编号H03H3/08GK1757161SQ200480005682
公开日2006年4月5日 申请日期2004年3月1日 优先权日2003年3月3日
发明者A·W·萨克斯莱尔 申请人:克里公司