专利名称：一种高压电平转换电路的制作方法
技术领域：
本发明涉及集成电路中高压电平转换的电路，尤其涉及用于半桥驱动电路的单端高压电平转换电路。
背景技术：
在集成电路中控制信号从某一工作电压电路部分传输到另一工作电压电路部分时，由于工作电压的不同，须要对传输信号进行电平转换。尤其在电压相差很大的不同电路中，传输信号的电平转换处理就显得非常地重要。如图1所示，这是现有低压电平转换到高压电平的一个电路，传输信号从16伏转换到高压600伏，图中的VB为高压600伏，VS为高压584伏，HO为高压控制信号输出，图中的DM2和DM3均是耐高压600伏的DMOS(功率管)，DMOS管DM2、DM3的源极接地、漏极分别串联电阻15、16后接到高压600伏VB，通过信号R和S控制DMOS管DM2、DM3的栅极，使DMOS管DM2、DM3处于开或关的状态，在DMOS管DM2、DM3的漏极便可得到与R和S信号逻辑取反的高压信号R、S，这样就实现了低压到高压的电平转换，转换后的信号再控制后面的输出级得到HO高压信号输出。
在高压电平转换中要用DMOS来实现低压到高压的转换，对于高压DMOS，需要在沟道和漏极之间增加一个很长的轻掺杂N-/P-漂移区，由于漂移区杂质浓度较低，当漏源电压VDS增加时，耗尽区向低浓度漂移区延伸，在漏极N+/P+接触区截止，由于耗尽区中电子/空穴已经全部离去，N区留下掺杂的电离正离子，P区留下掺杂的电离负离子，存在从N区指向P区的电场，且在结面上电场最大，当电场强度超过最大电场时，PN结被击穿，由 得对于相同的最大电场，漂移区长度越来越大，VDS越大，即漂移区越大，耐击穿电压越高，对于600V的击穿电压，漂移区长度将达到上百微米，由于漏极高压到外围任何器件均需要一个漂移区缓冲，高压DMOS需要做成圆形，漏极居中，由area＝π×r2得一个耐压600伏的DMOS需要3万多平方微米的面积。为了增加击穿电压在DMOS漏极N-/P-漂移区上需要加上P+/N+场环，且场环越多耐击穿电压越高，但场环将耗费大量的版图面积。
由于用于电平转换的DMOS在版图中占用很大的面积，在单端半桥驱动的低压到高压电平的转换中，现有的方案用两个耐压600伏DMOS来实现，他们在芯片内版图占用面积约为芯片版图总面积的20％，所以在设计中这是一个必须考虑的重要问题。
发明内容
本发明提供了一种高压电平转换电路，它可以减小芯片版图面积，进而可以降低了芯片成本，减少芯片功耗。
为了解决上述问题，本发明提供了如下的技术方案一种高压电平转换的电路，它至少包括一个高压DMOS管，作为开关，在所述高压DMOS管栅极输入低压控制信号，在所述高压DMOS管漏极连接有一个高压解码电路，用于对高压DMOS管漏极输出的信号进行解码。
所述的低压控制信号，由两种或更多不同的脉冲信号组成，其中不同的脉冲信号有不同的占空比。
本发明与现有技术相比，有如下的显著的技术进步本方案在进行低压到高压的电平转换中只使用了一个DMOS管，相比之前的用两个DMOS实现低压到高压电平转换的方案在芯片版图中节约近20％的面积，因此本方案比以前的方案可降低芯片的成本，并且现有技术需要使用两个信号，而本发明仅仅使用一个信号即可完成。同时，由于用来实现高压电平转换的DMOS管功耗较大，本方案中只用一个DMOS管就实现了高压电平转换，相比以前的方案减少了芯片的功耗。
下面结合附图和具体实施方式
，对本发明做进一步的详细描述。
图1是目前的电平转换电路；图2是本发明的电路示意图；图3是本发明的高压解码电路一种具体电路示意图；图4是本发明电平转换的信号示意图。
具体实施例方式
本发明中的电平转换中只用一个DMOS就可以处理低压到高压电平转换的技术问题，如图2所示，通过信号CS控制DMOS管DM1的栅极使DM1处于开或关的状态来实现低压至高压的转换，再通过高压解码电路(DETECTOR)14对转换后的信号进行解码，从而得到高压输出信号DH。图2中的DMOS管DM1是耐高压600伏的DMOS(功率管)，漏极为高压600伏，DMOS管DM1的源极接地，DH为高压600伏控制信号输出，通过信号CS控制DMOS管DM1栅极，使DMOS管DM1开或关的状态，在DMOS管DM1的漏极便可得CS信号逻辑取反的高压信号，这样就实现了低压到高压的电平转换，即使控制信号CS从低电压转换到高压600伏，转换后的信号输入高压解码电路14，经过高压解码电路14对其进行解码，得到DH高压信号输出。
本发明中高压解码电路14主要是对高压电平转换后的信号进行解码，该部分主要是利用两个触发器的上升沿触发来实现电路的功能。如图3所示，它是高压解码电路14的一个具体电路示意图，从DMOS管DM1转换过来的信号输入过滤器(FILTER)11中进行过滤，过滤后的输出信号联接到二与门1的一个输入和延时器(DELAY)9的输入，同时过滤器(11)过滤后的输出信号也联接到二与门2的一个输入和倒相器6的输入，延时器9的输出联接到二与门1的另一个输入，二与门1的输出联接到触发器(LATCH)12的SET1输入，倒相器6的输出联接到延时器8的输入和二与门5的一个输入，延时器8的输出联接到二与门2的另一个输入，二与门2的输出联接到触发器12的RESET1输入，同时也联接到二与门3和二与门4的输入，触发器12的输出Q1联接到延时器10的输入和倒相器7的输入，延时器10的输出联接到二与门3的一个输入，倒相器7的输出联接到二与门4的一个输入，二与门3的输出联接到触发器13的输入SET2，二与门4的输出联接到触发器13的输入RESET2，触发器13的输出Q2联接到二与门5的另一个输入。
如图4所示为采用本方案实现的低压到高压电平转换的信号波形示意，其中CK是主时钟信号，CS是驱动600伏高压DMOS管DM1栅极的低压控制信号，DH为高压驱动输出信号，DL为低压驱动输出信号(就是高压DMOS管DM1漏极输出信号)。控制信号CS是由两个不同占空比的脉冲信号组成，较小占空比的脉冲信号触发输出高压信号DH为高电平，较大占空比的脉冲信号触发输出高压信号DH为低电平。
以下是用本方案实现低压电平到高压电平转换的详细描述1.当CS为上升沿，触发器12被清除；当CS＝1的时间大于延时器9的延迟时间，触发器12的输出Q1＝SET1。
2.当CS为上升沿且触发器12的输出Q1经过延时器10延迟后的信号Q1`＝SET1，触发器13的输出Q2＝SET2；当CS为上升沿且触发器12的输出Q1经过延时器10延迟后的信号Q1`＝RESET1，触发器13的输出Q2＝RESET2。
3.高压输出控制信号DH＝Q2*not(CS)。
如上所述，本方案可实现低压到高压的电平转换，采用本方案可对现有的方案进行改进，本方案在进行低压到高压的电平转换中只使用了一个DMOS管，相比之前的用两个DMOS实现低压到高压电平转换的方案在芯片版图中节约近20％的面积，因此本方案比以前的方案可降低芯片的成本。同时，由于用来实现高压电平转换的DMOS管功耗较大，本方案中只用一个DMOS管就实现了高压电平转换，相比以前的方案减少了芯片的功耗。
权利要求
1.一种高压电平转换电路，其特征在于，它至少包括一个高压DMOS管(DM1)，作为开关，一个输入到所述高压DMOS管(DM1)栅极的低压控制信号，一个联接到所述高压DMOS管(DM1)漏极的高压解码电路(14)，用于对高压DMOS管(DM1)漏极输出的信号进行解码。
2.如权利要求1所述的高压电平转换电路，其特征在于所述的高压DMOS管(DM1)源极接地，所述的高压DMOS管(DM1)栅极联接到低压控制信号，所述的高压DMOS管(DM1)漏极转换出高压信号。
3.如权利要求1所述的高压电平转换电路，其特征在于所述的低压控制信号(14)由至少两种不同的脉冲信号组成。
4.如权利要求3所述的高压电平转换电路，其特征在于所述的不同的脉冲信号是指具有不同的占空比的脉冲信号。如权利要求1所述的高压电平转换电路，其特征在于所述的高压解码电路(14)是由一个过滤器(11)，其联接到二与门(1)的一个输入和延时器(9)的输入，同时过滤器(11)过滤后的输出信号也联接到二与门(2)的一个输入和倒相器(6)的输入，延时器(9)的输出联接到二与门(1)的另一个输入，二与门(1)的输出联接到触发器(12)的SET1输入，倒相器(6)的输出联接到延时器(8)的输入和二与门(5)的一个输入，延时器(8)的输出联接到二与门(2)的另一个输入，二与门(2)的输出联接到触发器(12)的RESET1输入，同时也联接到二与门(3)和二与门(4)的输入，触发器(12)的输出Q1联接到延时器(10)的输入和倒相器(7)的输入，延时器(10)的输出联接到二与门(3)的一个输入，倒相器(7)的输出联接到二与门(4)的一个输入，二与门(3)的输出联接到触发器(13)的输入SET2，二与门(4)的输出联接到触发器(13)的输入RESET2，触发器(13)的输出Q2联接到二与门(5)的另一个输入。
全文摘要
本发明公开了一种用于半桥驱动电路的单端高压电平转换电路，它可以减少(节约)芯片版图面积，进而可以降低(节约)了芯片成本，减少芯片功耗。这种高压电平转换的电路，它至少包括一个高压DMOS管(DM1)，作为开关，在所述高压DMOS管(DM1)栅极输入低压控制信号，在所述高压DMOS管(DM1)漏极连接有一个高压解码电路(14)，用于对高压DMOS管(DM1)漏极输出的信号进行解码。通过控制DMOS管来实现低压信号至高压信号的转换，再通过高压解码电路对转换后的信号进行解码，从而得到高压输出信号，所述的高压解码电路主要是利用两个触发器的上升沿触发来实现电路的功能。
文档编号H03K19/0185GK1829089SQ20051002416
公开日2006年9月6日 申请日期2005年3月2日 优先权日2005年3月2日
发明者黄树良, 班福奎 申请人:技领半导体(上海)有限公司, 技领半导体国际有限公司