专利名称：压电薄膜谐振器和滤波器及其制造方法
技术领域：
本发明总体上涉及压电薄膜谐振器、具有上述谐振器的滤波器以及它们的制造方法，更具体地，涉及一种压电薄膜谐振器、具有上述谐振器的滤波器以及它们的制造方法。该谐振器和滤波器都具有优异的机械强度、可安装性、可靠性以及生产性，并且具有压电膜的优异方向性。
背景技术：
以移动电话为代表的无线通信设备已迅速普及，因此，对于由前述谐振器的组合所构成的小型且轻质的谐振器和滤波器的需求日益增长。传统上，主要使用电介质材料和表面声波(SAW)滤波器。然而，近些年来，由于压电谐振器具有优异的高频特性，并且能够小型化和形成单片电路，所以希望将压电谐振器和由该压电谐振器构成的滤波器用于无线通信设备。
FBAR(薄膜体声波谐振器)是一种公知的上述压电谐振器。FBAR具有层状结构的主要部分，该层状结构包括上电极膜、压电膜，以及下电极膜。该层状结构形成在基板上。在下电极下方的区域中形成有间隙(通孔或空腔)，该区域与下电极和上电极彼此相对的位置相对应。通过从硅基板的后部对该硅基板进行(湿或干)蚀刻来形成该间隙。硅基板用作器件基板。另选地，通过对设置在该硅基板表面上的牺牲层进行湿蚀刻来形成该间隙。
如果在上电极和下电极之间施加高频电信号，则通过反压电效应激励出弹性波，或者通过夹在上电极和下电极之间的压电膜内部的压电效应而导致的变形来产生弹性波。然后，将上述弹性波转换为电信号。上述弹性波全部在上电极(膜)和下电极(膜)分别与空气相接触的表面上反射，产生在厚度方向具有主位移的纵向模式厚度激励。在这种器件结构中，在其中薄膜结构的总厚度H等于弹性波的1/2波长的整数倍(n倍)的频率下产生谐振。该薄膜结构具有下述的主要部分上电极膜/压电膜/下电极膜设置在该间隙上方。弹性波的传播速度V根据材料而变化，并且谐振频率F表示为F＝nV/2H。如果利用上述谐振现象，则可以通过将膜厚作为参数来控制谐振频率。可以制造出具有所需频率特性的谐振器和滤波器。
上电极和下电极可以采用诸如铝(Al)、铜(Cu)、钼(Mo)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)等的金属，或者可以采用由上述金属的组合构成的材料。压电膜可以采用氮化铝(AlN)、氧化锌(ZnO)、锆钛酸铅(PZT)、钛酸铅(PbTiO3)等。特别地，优选地可以采用具有(002)取向的主轴的氮化铝(AlN)或氧化锌(ZnO)。另外，可以将硅、玻璃以及GaAs用作器件基板。
如上所述，压电薄膜谐振器必须包括位于下电极(或电介质膜)正下方的通孔或空腔。在下文中，通孔表示从基板的后部穿过该基板表面的孔，而空腔表示设置在基板表面附近的凹口(gap)，或者设置在下电极膜(或电介质膜)正下方的凹口。传统的压电谐振器分类为通孔型和空腔型。
图1是表示在文献Electron.Lett.，1981，Vol.17，p.p.507-509(以下称为文献1)中所描述的传统压电薄膜谐振器的示意性结构的剖视图。该结构采用了层装结构。在具有热氧化膜(SiO2)12的硅基板11的(100)平面上形成Au-Cr膜的下电极13、ZnO膜的压电膜14，以及Al膜的上电极15。在上述层装结构的下面设置有通孔16。该通孔16是通过利用KOH水溶液或者EDP水溶液(乙二胺、邻苯二酚和水的混合液体)从(100)硅基板11的后部进行各向异性蚀刻而形成的。
应该注意，如图1所示的通孔类型的压电薄膜谐振器存在以下问题。第一，各向异性蚀刻利用了硅基板的(100)平面的蚀刻速率远大于该硅基板的(111)平面的特性。因此，各向异性蚀刻是一种仅对硅基板的(100)平面有效的方法。第二，该通孔不可避免地具有54.7°角((100)平面与(111)平面以该角度相交叉)的侧壁形状，因而器件尺寸变大。此外，由于对硅基板的后部的大部分进行蚀刻以形成该通孔，所以该通孔降低了机械强度。第三，如果该滤波器由彼此靠近设置的多个薄膜谐振器构成，则由于很难分别使这些谐振器小型化，所以不可能将该滤波器减小到实用的尺寸。第四，设置在硅基板上的通孔使得很难在同一基板上形成诸如电感或电容的其他器件，即，不容易进行集成。第五，为了防止该具有低强度的器件在将硅基板切割为各个芯片的切片处理或者安装在封装上的安装处理中损坏，需要进行特殊的考虑。
另一方面，空腔型的压电薄膜谐振器在牺牲层上具有层状结构，该层状结构形成有上电极膜、压电膜，以及下电极膜(并且如果需要，还可以具有电介质膜)。通过蚀刻去除该牺牲层，由此形成具有空腔的压电薄膜谐振器。
图2是表示上述空腔型的压电薄膜谐振器(参见日本专利申请公报No.60-189307，以下称为文献2)的示意性结构的剖视图。在该层状结构中，下电极23、压电膜24，以及上电极25形成在具有热氧化膜(SiO2)22的基板21上。该层状结构下方形成有空腔26。该空腔26是通过以下操作而形成的预先对岛形的ZnO牺牲层进行构图、在该牺牲层上形成层状结构，以及用酸去除设置在该层状结构下方的牺牲层。
通常，为了获得优异的谐振特性，利用纵向模式厚度激励作为FBAR的压电薄膜谐振器必须包括具有优异方向性的压电膜。考虑到膜部分中的激励位移和应变，空腔的深度通常需要几μm至几十μm。然而，在形成上述厚的牺牲层之后，表面是粗糙的，并且该粗糙表面会使将要在牺牲层上或者上方生成的下电极23和压电膜24的方向性劣化。此外，在用作基础膜的SiO2膜22上设置具有上电极膜25/压电膜24/下电极膜23的层状体，该层状体向上突起并形成桥状。这导致了下述问题该层状体对于机械振动来说很不牢固，从而在实际使用中可靠性较差。
图3是表示在日本专利申请公报No.2000-69594(以下称为文献3)中所公开的压电薄膜谐振器的示意性结构的剖视图。文献3提出了用于解决与方向性相关的问题的方法。在该层状结构中，下电极33、压电膜34，以及上电极35形成在具有热氧化膜(SiO2)32的硅基板31上。该层状结构的下面形成有空腔36。如下制造这种结构的薄膜谐振器。
首先在硅基板31表面上的区域内形成凹痕。然后，为了防止包含在用作牺牲层的PSG(磷硅酸盐玻璃)中的磷扩散到硅基板31中，在该硅基板31的表面上形成热氧化膜(SiO2)32。在淀积PSG的牺牲层之后，对表面进行抛光和清洗，以进行镜面抛光。此后，依次层叠下电极膜33、压电膜34和上电极膜35，最后去除PSG。然而，如此制造的压电薄膜谐振器的制造成本很高。另外，包含了必须移除残余研浆的繁琐的抛光处理，从而增加了制造工艺的数量，而生产性并不优异。
发明内容
鉴于以上情况提出了本发明，并且本发明的总体目的是提供一种在机械强度、可安装性、可靠性，以及生产性方面都很优异，并且具有优异的压电方向性的压电薄膜谐振器和具有该谐振器的滤波器，并且还提供了它们的制造方法。
优选地，根据本发明的一个方面，提供了一种压电薄膜谐振器，其包括器件基板；以及层状体，设置在所述器件基板上，并且由下电极、上电极，以及夹在该下电极和上电极之间的压电膜构成，该层状体具有膜部分，其中所述上电极和下电极通过所述压电膜彼此重叠，在所述器件基板和所述下电极之间形成有穹顶形的间隙，并且该间隙位于该膜部分的下方。
优选地，根据本发明的另一方面，提供了一种包括具有器件基板的多个压电薄膜谐振器的滤波器，每一个压电薄膜谐振器都包括层状体，该层状体设置在所述器件基板上，并由下电极、上电极，以及夹在该下电极和上电极之间的压电膜构成，该层状体具有膜部分，其中所述上电极和下电极通过所述压电膜彼此重叠，在所述器件基板和所述下电极之间形成有穹顶形的间隙，并且该间隙位于该膜部分的下方。
优选地，根据本发明的另一方面，提供了一种制造压电薄膜谐振器的方法，包括以下步骤在器件基板的平面主表面上形成牺牲层的图案；在牺牲层上形成下电极的图案，以与主表面接触；在下电极上形成压电膜；在压电膜上形成上电极的图案，以与下电极部分地重叠；在下电极中形成至少一个开口，以部分地暴露出牺牲层的表面；以及通过从所述至少一个开口引入蚀刻剂并去除牺牲层，来在器件基板和下电极之间形成间隙。
优选地，根据本发明的另一方面，提供了一种制造压电薄膜谐振器的方法，包括以下步骤在器件基板的平面主表面上形成牺牲层的图案；在牺牲层上形成下电极的图案，以与主表面接触；在下电极中形成至少一个开口，以部分地暴露出牺牲层的表面；在下电极上形成压电膜；在压电膜上形成上电极的图案，以与下电极部分地重叠；以及通过从所述至少一个开口引入蚀刻剂并去除牺牲层，来在器件基板和下电极之间形成间隙。
下面将参照附图来详细说明本发明的优选实施例，附图中图1是表示文献1中所描述的压电薄膜谐振器的示意性结构的剖视图；图2是表示文献2中所描述的空腔型压电薄膜谐振器的示意性结构的剖视图；图3是表示文献3中所描述的压电薄膜谐振器的示意性结构的剖视图；图4A至4C表示根据本发明第一实施例的压电薄膜谐振器的结构；图5A至5D表示图4A至4C中所示的压电薄膜谐振器的制造工艺；图6是牺牲层的构图形状的示例；图7表示具有硅基板的压电薄膜谐振器的谐振特性；图8表示具有石英基板的压电薄膜谐振器的谐振特性；图9A和9B表示根据本发明第二实施例的带通滤波器；图10A至10D表示包括在图9A和9B中所示的滤波器中的压电薄膜谐振器的制造工艺；以及图11是表示根据本发明第二实施例的滤波器(5GHz波段)的带通特性的曲线图。
具体实施例方式
下面将参照附图对本发明的实施例进行说明。根据本发明的压电薄膜谐振器安装在诸如陶瓷的封装上，并且通过导线或焊点来连接器件和封装。该封装可以由陶瓷以外的材料制成，并且可以使用塑料进行密封，以保护该器件表面上的空间。可以将该器件封装为单个部分，或者可以将其与其它分立部分一起安装在模块基板上。
(第一实施例)图4A至4C表示了根据本发明的本实施例的压电薄膜谐振器的结构。更具体地，图4A是一平面图，而图4B是沿图4A所示的线A-A的剖视图。图4C是沿图4A所示的线B-B的剖视图。这里，基板41是具有(110)平面的硅基板。下电极43被构造为具有Ru/Cr的双层结构，其中层叠有Ru层和Cr层。如稍后所述，可以采用石英基板而不是硅基板。压电膜44可以是AlN膜，而上电极45可以是Ru膜。例如，具有5GHz波段内的谐振频率的压电薄膜谐振器具有厚度为Ru(100nm)/Cr(50nm)的下电极43，AlN的压电膜44的厚度为400nm，而Ru的上电极45的厚度为100nm。
在下电极43和基板41之间形成穹顶形的间隙42。间隙42设置在下电极43下面的区域中。上述区域与其中上电极45和下电极43通过压电膜44相互重叠的膜部分相对应。间隙42投影到基板41上的投影形状具有封闭曲线的轮廓。根据本实施例，上电极45和下电极43的重叠区域(即膜部分)为椭圆形，其长轴为54μm，短轴为45μm。间隙42也被构造为具有类似大小的轮廓。间隙42的高度大约为1到2μm。在基板41上设置蚀刻剂引入孔47，从而可以通过稍后描述的方法对牺牲层进行蚀刻，以形成该间隙42。当间隙42投影到基板41上的投影形状具有封闭曲线的轮廓时，可以防止应力集中在该膜部分的边缘，并防止该器件在制造过程中和制造后损坏。
图5A至5D表示图4A至4C所示的压电薄膜谐振器的制造工艺。
图5A至5D是沿图4A所示的线B-B的剖视图。首先，参照图5A，通过溅射或真空蒸发在硅(或石英)基板41上形成MgO的牺牲层48(20nm)。牺牲层48并不限于MgO，还可以是诸如ZnO、Ge、Ti等的其它材料，只要其可溶解于蚀刻剂即可。优选地，牺牲层48比下电极43要薄，并且牺牲层厚度与下电极厚度的厚度比等于或小于0.5。接下来，通过光刻和蚀刻将牺牲层48构图为所需形状。
图6表示牺牲层48的示例性构图形状。该形状具有与其中上电极45通过压电膜44和下电极43重叠的膜部分46相对应的部分46′，以及通向蚀刻剂引入孔47的流道47′。图6仅示出了两个流道47′，然而，流道47′的数量及其位置都不受限制，可以随需要而改变。其中上电极45通过压电膜44与下电极43重叠的膜部分46的尺寸不必等于牺牲层48的构图尺寸。优选地，牺牲层48的构图形状与膜部分46的形状相似。
接下来，参照图5B，依次形成下电极43、压电膜44和上电极45。下电极43是Ru(100nm)/Cr(50nm)的层状膜，并且是在0.6至1.2Pa的压力下在氩气中通过溅射而形成的。然后，通过光刻和蚀刻将下电极43构图为所需形状。随后，使用Al靶在大约0.3Pa的压力下，在Ar/N2混合气体中通过溅射来形成AlN的压电膜44(400nm)。在0.6至1.2Pa的压力下，在氩气中通过溅射来形成Ru的上电极(100nm)。为了将上电极45和压电膜44构图为所需形状，对层状体进行光刻和(湿或干)蚀刻。
然后，参照图5C，通过抗蚀剂图案的光刻技术在下电极43上形成蚀刻剂引入孔47，以部分地暴露出牺牲层48的表面。参照图5D，为了蚀刻并去除牺牲层48，通过从蚀刻剂引入孔47引入蚀刻剂来形成间隙42。这里，对牺牲层48进行蚀刻，以使得该层状体(膜部分)中可以存在压应力，该层状体由下电极43、压电膜44，以及上电极45组成。如果满足上述应力条件，则该层状体在完成对牺牲层48的蚀刻时向上膨胀。由此可以在下电极43和基板41之间形成穹顶形的间隙42。在上述溅射条件下，施加在该层状体上的应力基本上是(负)1Gpa的压应力。间隙42的轮廓不包括线性部分。由此可以获得没有变形的穹顶形状，并且还可以同时减小该层状体的强度变化和谐振特性的变化。
图7和8是如此制造的压电薄膜谐振器的谐振特性。更具体地，图7表示具有硅基板的压电薄膜谐振器的谐振特性，而图8表示具有石英基板的压电薄膜谐振器的谐振特性。为了进行比较，图7和8还示出了传统的通孔型压电薄膜谐振器的谐振特性。如图7和8所示，根据本发明的压电薄膜谐振器能够获得与传统的通孔型压电薄膜谐振器几乎相同的谐振特性。这意味着本发明的压电薄膜谐振器的压电膜44具有与传统的通孔型压电薄膜谐振器的压电膜几乎相同的方向性。可以通过使用较薄的牺牲层48来获得上述方向性的特性。另外，根据本发明的压电薄膜谐振器在机械强度、可安装性、可靠性，以及生产性方面都很优异。
(第二实施例)本发明的第一实施例旨在提供单个压电薄膜谐振器。接下来，第二实施例进一步使用这些谐振器来形成带通滤波器，其中将这些谐振器设置在并联和串联臂中。
图9A和9B表示第二实施例的带通滤波器。在串联和并联臂中设置压电薄膜谐振器，以形成梯状结构的带通滤波器。参照图9B，将压电膜44构造为覆盖下电极43。如稍后所述的，在下电极43上形成蚀刻剂引入孔47之前，在压电膜44上形成多个孔。
在本实施中，在串联臂中设置有四个压电薄膜谐振器S1至S4，而在并联臂中设置有三个压电薄膜谐振器P1至P3。该压电薄膜谐振器的基本结构与本发明第一实施例中所述的相同。在各个并联臂的上电极膜上设置有由SiO2膜制成的附加膜(膜厚为90nm)，图中未示出。
图10A至10D表示图9A和9B中所示的滤波器的压电薄膜谐振器的制造工艺。图10A至10D是沿图4的B-B线的剖视图。首先，参照图10A，通过溅射或真空蒸发在硅(或石英)基板41上形成MgO的牺牲层48(20nm)。牺牲层48并不限于MgO，还可以是诸如ZnO、Ge、Ti等的其它材料，该材料可溶解于蚀刻剂。在形成牺牲层48之后，通过光刻和蚀刻将牺牲层48构图为所需形状。
接下来，参照图10B，形成具有蚀刻剂引入孔47的下电极43。下电极43是Ru(100nm)/Cr(50nm)的层状膜，并且是在0.6至1.2Pa的压力下，在氩气中通过溅射而形成的。通过光刻技术在下电极43中形成蚀刻剂引入孔47，以部分地暴露出牺牲层48的表面。这里，可以同时形成所需形状的下电极43和蚀刻剂引入孔47。由此可以减少对下电极43进行构图的次数。
此后，参照图10C，使用Al靶在大约0.3Pa的压力下，在Ar/N2混合气体中通过溅射来形成AlN的压电膜44(400nm)。在0.6至1.2Pa的压力下，在氩气中通过溅射来形成Ru的上电极45(100nm)。为了将上电极45和压电膜44构图为所需形状，对层状体进行光刻和(湿或干)蚀刻。
然后，参照图10D，为了蚀刻并去除牺牲层48，通过从蚀刻剂引入孔47引入蚀刻剂来形成间隙42。这里，对牺牲层48进行蚀刻，以使得该层状体(膜部分)中可以存在压应力，该层状体由下电极43、压电膜44，以及上电极45构成。如果满足上述应力条件，则该层状体在完成对牺牲层48的蚀刻时向上膨胀。由此可以在下电极43和基板41之间形成穹顶形的间隙42。间隙42的轮廓不包括线性部分。由此可以获得没有变形的穹顶形状，并且还可以同时减小该层状体的强度变化和谐振特性的变化。
图11是表示根据本发明的本实施例的滤波器(5GHz波段滤波器)的带通特性的曲线图。这里，采用了具有(100)平面的硅基板。为了进行比较，在传统的通孔型滤波器中使用具有(111)平面的硅基板。对于上述滤波器中的膜厚，牺牲层的厚度大约为20nm。下电极的厚度大约为Ru(100nm)/Cr(50nm)。AlN的压电膜的厚度大约为400nm。Ru的上电极的厚度大约为100nm。如图11所示，在根据本发明的本实施例的滤波器和传统的通孔型滤波器中，可以获得几乎相同的损耗和边带(skirt)特性，尽管上述滤波器之间的带通稍微不同。这意味着包括在本发明的滤波器中的压电膜44具有与传统的通孔型滤波器的压电膜几乎相同的方向性。
用作基板41、牺牲层48、下电极43、压电膜44、上电极45，以及附加膜的材料并不限于这些实施例中所采用的材料。还可以采用前面提到的其它材料。用于对牺牲层进行蚀刻的蚀刻剂的流道的数量、形状以及位置并不限于以上所述，而可以在不使滤波器特性劣化的情况下，根据需要进行改变。上述层状体仅表示压电薄膜谐振器的主要部分。然而，可以在下电极43的下面设置电介质层，以进行加强或者作为蚀刻限制器。另外，该电介质层可以设置在表面上，作为钝化膜。此外，可以在下电极43和上电极45两者的焊盘中设置导电底层，以进行焊点或导线连接。
难以通过采用传统的各向异性蚀刻方法的谐振器来制造实用的小型滤波器。然而，因为可以将各个谐振器彼此靠近地设置，所以可以使具有包括间隙42的压电薄膜谐振器的滤波器小型化。
由此，可以提供压电薄膜谐振器以及采用该谐振器的滤波器，以及它们的制造方法，该压电薄膜谐振器以及采用该谐振器的滤波器在机械强度、可安装性、可靠性，以及生产性方面都很优异。
本发明不限于上述实施例，而是可以在不脱离本发明的范围的前提下，实现其它实施例、多种变化和修改。
本发明基于2004年5月31日提交的日本专利申请No.2004-162646，在此通过引用并入其全部内容。
权利要求
1.一种压电薄膜谐振器，其包括器件基板；以及层状体，设置在所述器件基板上，并由下电极、上电极，以及夹在该下电极和上电极之间的压电膜构成，所述层状体具有膜部分，其中所述上电极通过所述压电膜与所述下电极重叠，穹顶形的间隙，形成在所述器件基板和所述下电极之间，并且位于所述膜部分的下方。
2.根据权利要求1所述的压电薄膜谐振器，其中所述间隙投影在所述器件基板上的投影形状具有封闭曲线的轮廓。
3.根据权利要求1所述的压电薄膜谐振器，其中所述间隙投影在所述器件基板上的投影形状与所述膜部分的投影形状相似。
4.根据权利要求1所述的压电薄膜谐振器，其中所述层状体中存在压应力。
5.根据权利要求1所述的压电薄膜谐振器，其中所述器件基板具有通向所述间隙的至少一个孔。
6.根据权利要求1所述的压电薄膜谐振器，其中所述压电膜由具有(002)取向的主轴的氮化铝(AlN)或氧化锌(ZnO)制成。
7.一种滤波器，其包括具有器件基板的多个压电薄膜谐振器，每一个压电薄膜谐振器都包括层状体，该层状体设置在所述器件基板上，并由下电极、上电极，以及夹在该下电极和上电极之间的压电膜构成，该层状体具有膜部分，其中所述上电极通过所述压电膜与所述下电极彼此重叠，穹顶形的间隙，形成在所述器件基板和所述下电极之间，并且位于所述膜部分的下方。
8.一种制造压电薄膜谐振器的方法，包括以下步骤在器件基板的平面主表面上形成牺牲层的图案；在所述牺牲层上形成下电极的图案，以与所述主表面接触；在所述下电极上形成压电膜；在所述压电膜上形成上电极的图案，以与所述下电极部分地重叠；在所述下电极中形成至少一个开口，以部分地暴露出所述牺牲层的表面；以及通过从所述至少一个开口引入蚀刻剂并去除所述牺牲层，来在所述器件基板和所述下电极之间形成间隙。
9.一种制造压电薄膜谐振器的方法，包括以下步骤在器件基板的平面主表面上形成牺牲层的图案；在所述牺牲层上形成下电极的图案，以与所述主表面接触；在所述下电极中形成至少一个开口，以部分地暴露出所述牺牲层的表面；在所述下电极上形成压电膜；在所述压电膜上形成上电极的图案，以与所述下电极部分地重叠；以及通过从所述至少一个开口引入蚀刻剂并去除所述牺牲层，来在所述器件基板和所述下电极之间形成间隙。
10.根据权利要求8所述的方法，其中所述牺牲层的图案具有用来连接所述间隙和所述开口的流道。
11.根据权利要求9所述的方法，其中所述牺牲层的图案具有用来连接所述间隙和所述开口的流道。
12.根据权利要求8所述的方法，其中所述牺牲层比所述下电极要薄，以满足所述牺牲层的厚度/所述下电极的厚度的厚度比等于或小于0.5。
13.根据权利要求9所述的方法，其中所述牺牲层比所述下电极要薄，以满足所述牺牲层的厚度/所述下电极的厚度的厚度比等于或小于0.5。
14.一种制造具有多个压电薄膜谐振器的滤波器的方法，其中制造所述多个压电薄膜谐振器中的至少一个包括以下步骤在器件基板的平面主表面上形成牺牲层的图案；在所述牺牲层上形成下电极的图案，以与所述主表面接触；在所述下电极上形成压电膜；在所述压电膜上形成上电极的图案，以与所述下电极部分地重叠；在所述下电极中形成至少一个开口，以部分地暴露出所述牺牲层的表面；以及通过从所述至少一个开口引入蚀刻剂并去除所述牺牲层，来在所述器件基板和所述下电极之间形成间隙。
15.一种制造具有多个压电薄膜谐振器的滤波器的方法，其中制造所述多个压电薄膜谐振器中的至少一个包括以下步骤在器件基板的平面主表面上形成牺牲层的图案；在所述牺牲层上形成下电极的图案，以与所述主表面接触；在所述下电极中形成至少一个开口，以部分地暴露出所述牺牲层的表面；在所述下电极上形成压电膜；在所述压电膜上形成上电极的图案，以与所述下电极部分地重叠；以及通过从所述至少一个开口引入蚀刻剂并去除所述牺牲层，来在所述器件基板和所述下电极之间形成间隙。
16.根据权利要求14所述的方法，其中所述牺牲层的图案具有用来连接所述间隙和所述开口的流道。
17.根据权利要求15所述的方法，其中所述牺牲层的图案具有用来连接所述间隙和所述开口的流道。
18.根据权利要求14所述的方法，其中所述牺牲层比所述下电极要薄，以满足所述牺牲层的厚度/所述下电极的厚度的厚度比等于或小于0.5。
19.根据权利要求15所述的方法，其中所述牺牲层比所述下电极要薄，以满足所述牺牲层的厚度/所述下电极的厚度的厚度比等于或小于0.5。
全文摘要
压电薄膜谐振器和滤波器及其制造方法。一种压电薄膜谐振器，其包括器件基板；以及层状体，设置在所述器件基板上，并由下电极、上电极，以及夹在该上电极和下电极之间的压电膜构成。该层状体具有膜部分，其中所述上电极通过所述压电膜与所述下电极彼此重叠，在所述器件基板和所述下电极之间形成穹顶形的间隙，并且该间隙位于该膜部分的下方。
文档编号H03H9/54GK1716768SQ200510076089
公开日2006年1月4日 申请日期2005年5月31日 优先权日2004年5月31日
发明者谷口真司, 西原时弘, 坂下武, 横山刚, 岩城匡郁, 上田政则, 宫下勉 申请人:富士通媒体部品株式会社, 富士通株式会社