专利名称：用于射频放大器的辅助量程数字模拟转换器的制作方法
技术领域：
本发明涉及射频放大器，更具体地涉及作为多级数字模拟转换器(MDAC)而运行的功率放大器电路。
背景技术：
如果射频(RF)信号作为参考信号输入并使用二进制代码(数字字段(digital word))来控制、或调制RF输出信号的振幅，则射频(RF)信号可以通过单片多级数字模拟转换器(MDAC)而放大。这种结构可以称为射频数字模拟转换器(RFDAC)。
图1示出双极性发射器(polar transmitter)100，其包括RFDAC电路110和信号处理器电路120。RFDAC电路110由数字振幅信号(am)控制，并由信号处理器电路120产生的相位调制RF载波信号(ap)而驱动。特别地，将输入IQ基带信号(a)首先施加到数字处理器10，其中该数字处理器10将模拟IQ基带信号转换成数字(通过模拟数字转换器(ADC)11)，并也将该信号变换为振幅(am)和相位(ap)分量(通过矩形极性转换器(RPC)12)。特别地，ADC 11将输入模拟信号(a)数字化，而RPC 12将数字波形(wave)译成极坐标。RPC12在极坐标中输出数字波形，例如其表现为R，P(sin)和P(cos)的形式。在该实例中，坐标R表示数字化输入波形的振幅特性(am)。坐标P(sin)和P(cos)表示数字化输入波形的相位特性(ap)。
然后，通过在双极性发射器100中的独立路径发射振幅(am)和相位(ap)特性。由数字信号处理器13标度(scale)和过滤数字化输入波形的振幅特性(am)，从而形成提供给RFDAC电路110的成形的数字脉冲，其中数字化输入波的振幅特性包括量化为例如具有最大有效位(“MSB”)到最小有效位(“LSB”)的B0到BN位的数字字段(DW)。DW可以在各种实例中具有不同的长度。总的来说，DW越长，在RFDAC电路110的输出上的输入模拟波形(a)的再现就越精确。
在图1所示的示例性实施例中，数字振幅信号(am)通过数字信号处理器13作为N位(例如，7位)DW传送，其中数字信号处理器13在将数字位提供给RFDAC电路110之前标度并过滤DW的数字位。N位DW的每一位相应于RFDAC电路110中的独立分量控制线am1-N(例如，am1-7)。将每个分量控制线am1-N耦接到反馈到另一个晶体管25(例如，25a-g)的单独控制分量22(例如，开关晶体管22a-g)，单独控制分量22的导通和关断取决于控制分量线上的特定位值。例如，如果对应于数字振幅信号(am)的DW是“1110000”，则前三个(3)晶体管(例如，25a-c)将偏置为“通”(ON)，而后四个(4)晶体管(例如，25d-g)将偏置为“断”(OFF)。以这种方式，如以下所说明，可以有效地控制输入模拟信号(a)的振幅。
图5示出了RFDAC电路110的开关晶体管(晶体管22a-g)和片选晶体管(segmenttransistor)(晶体管25a-g)的示例性的实施。为了表示方便，在图5中仅仅显示了一个开关晶体管420和一个对应的片选晶体管430。开关晶体管420可以对应于在图1中所示的开关晶体管中的一个(例如，22a)，因此片选晶体管430将对应于匹配的片选晶体管(例如25a)。开关晶体管420可以包括P沟道金属-氧化物硅晶体管(PMOST)，而片选晶体管430可以包括铟镓磷化物(InGaP)异构双极结晶体管(HBJT)。
图5所示的控制信号amx表示当将RF信号apx施加到片选晶体管430的输入端431时、施加到开关晶体管420的输入端421的一个数字位。将输出端432耦接到片选晶体管430的集电极端子。将该输出端432依次耦接到构成RFDAC的其他片选的对应输出端。输入端425将电源电压(Vcc)连接到开关晶体管420的源极端子。阻塞电容器440的直流电(DC)将RF信号apx耦接到片选晶体管430的基极端子。
当开关晶体管420的源极-栅极电压小于它的导通电压时，开关晶体管420为“断”并且不导流，并且，由于通常RF信号电(apx)自己并不足以将片选晶体管430偏置到晶体管增益hfe处于其峰值的区域，因此片选晶体管430也是“断”。当开关晶体管420的源极-栅极电压超过其导通电压时，开关晶体管传导与它的宽度和长度成比例的电流。该电流与RF信号apx产生的电流一起流入片选晶体管430的基极端子。这里，信号电流(amx和apx)的结合足以将片选晶体管430偏置到峰值hfe区域，并使其导通。在片选晶体管430输出端的RF信号电流(apx)通过晶体管增益(hfe)而放大，并流出输出端432。
回到图1，在将数字相位信号(ap)提供给RFDAC110电路之前，数字相位信号(ap)通过数字模拟转换器(DAC)18和合成器20而调制成波形。合成器20优选地包括该示例性实施例的压控振荡器(VCO)。合成器20提供了输出波形(apout)，其包括来自输入波(a)的相位信息。该输出波形(apout)具有常量的包络(即，不具有振幅变量，但具有原始输入波形的相位特征)。在将输出波形(apout)提供给在各个相位信号线ap1-7上的晶体管25a-g之前，输出波形(apout)还可以进一步通过放大器24放大。
晶体管25a-g的规整(regulation)可以通过将DW提供给控制分量(例如，开关晶体管22a-g)而完成。每个控制分量22a-g优选地包括作为电流源的晶体管。控制分量22a-g通过从数字振幅信号(am)产生的DW位而开关。例如，如果DW的位(例如，在线am1上的位)是逻辑“1”(例如，“高”(HIGH))，则将对应的控制分量(例如，22a)转换为“通”，因此电流从该控制分量流到各个晶体管段(例如，25a)。类似地，如果相同的DW位(在线am1上的位)是逻辑“0”(例如，“低”(LOW))，则将对应的控制分量(例如，22a)转换为“断”，因此防止电流从控制分量流到各个晶体管段(例如，25a)。然后，将来自所有晶体管段25a-g的电流在各个晶体管输出线26a-g上合并并将其作为输出线27上的输出信号(b)提供。这样，通过控制DW值，可以使用数字振幅信号(am)来精确地控制数字相位信号(ap)的放大，从而允许在RFDAC电路110的输出上再现输入模拟信号(a)的放大版本。
虽然输出等于输入射频参考信号‘ap’的相位部分乘以用最大值除输入代码值的分数，但上述描述的RFDAC电路110的解析度通过控制代码(即N位数字字)中所使用的位数而定义。例如，下述等式定义了RFDAC输出信号的理想值Out＝VRF/2N*[20*D0+21*D1+22*D2+...2N-1*DN-1]，(公式1)其中Out＝RFDAC输出(电压或电流)，VRF＝输入参考电压信号(如图1中所示的信号-’‘ap’)D0＝最小有效位(LSB)值(例如，0或1)D1，2，etc＝在LSB和MSB之间的位值(例如，0或1)DN-1＝最大有效位(MSB)值(例如，0或1)，和N＝在位之间的解析度这样，如果RFDAC的解析度为3位，则输出电压将等于输入参考电压(例如，VRF)乘以用[D0+2*D1+4*D2]/8所定义的因子。因此，DW“010”对应于1/4的乘数因子，或者换句话说，输出电压等于输入电压的四分之一(1/4)。
RFDAC单片微波集成电路(MMIC)使用RF兼容工艺来构建，例如砷化镓(GaAs)工艺，锗化硅(SiGe)工艺，或RF互补金属氧化物半导体(CMOS)工艺。例如，在铟镓磷化物(InGaP)异构双极工艺中，从异构双极结晶体管(HBJT)构建RFDAC。用于HBJT设备的关键设计参数为统一增益传输频率(fT)。当HBJT发射区域为设备中的集电极电流而优化时fT最大。而且，发射区域与发射电流成比例。这样，速度和输出电流为两个参数，其驱动RFDAC的设计。其他的参数，例如噪声和失真，在设计时也要考虑。量化噪声需要设定RFDAC所需的最小解析度(即，在n位数字字段中的位数)。
在大多数的集成电路设计中，在芯片尺寸(die size)影响成本的同时速度也影响性能。RFDAC的物理区域主要通过最大输出电流和所定义的最高输出频率而决定。然而，由于对于任何工艺，核心设备(与内部连接一起)需要最小空间和斜度(pitch)值，因此解析度也影响尺寸。例如，2皮法(pF)的金属对金属绝缘(MIM)电容如果作为一个设备来构建则比作为并联的两个(2)1pF的设备要占据更少的空间。根据这样的推理，由于空间/斜度的需要以及由于存在更多的输入电路，因此具有相同的满标度的12位RFDAC作为7位的RFDAC输出要占用更多的区域。每个输入需要一个基板(pad)，其增加了芯片区域。此外，更多的基板需要更多的连接线和装配针脚。
因此，当前对RFDAC的设计需要占用较少的芯片空间，但是仍需多位的解析度(例如，10位数字字段或更大)。
发明内容
通过包括基于数字控制字段提供放大信号的第一数字模拟转换器和第二数字模拟转换器的电路而提供一种解决方案，其中将表示数字控制字段的第一部分的第一多个位(a first plurality of bits)提供给第一数字模拟转换器，而将表示数字控制字段的第二部分的第二多个位(a second plurality of bits)提供给第二数字模拟转换器，并且其中第二数字模拟转换器将第二多个位的一个模拟表示提供给第一数字模拟转换器。
用于放大信号的方法提供一种解决方案，其包括以下步骤基于信号产生第一多个位值，基于该信号产生第二多个位值，合并第一和第二多个位值以形成数字控制字段，以及通过数字控制字段的应用来调制信号的振幅。
包括将数字处理电路耦接到输入端子以将模拟信号转换成至少两个数字信号的电路提供另一种解决方案，所述的数字信号的至少一个包括振幅信号，并且所述的数字信号的至少一个包括相位信号和用来提供N位数字字段给相位信号的数字模拟电路，所述数字模拟电路包括第一数字模拟转换器和第二数字模拟转换器，其中将表示N位数字字段的第一部分的第一多个位提供给第一数字模拟转换器，而将表示N位数字字段的第二部分的第二多个位提供给第二数字模拟转换器，并且其中第二数字模拟转换器提供N位数字字段的第二多个位的模拟表示给第一数字模拟转换器。
由包括第一数字模拟转换器以及第二数字模拟转换器的电路提供又一种解决方案，所述第一数字模拟转换器由最大有效数字字段控制，所述第二数字模拟转换器由最小有效数字字段控制，其中第二数字模拟转换器的输出与从第一数字模拟转换器来的最大有效数字字段合并以形成复合的输出数字字段。
由包括第一数字模拟转换器以及第二数字模拟转换器的电路提供又一种解决方案，所述第一数字模拟转换器由最大有效数字字段控制，所述第二数字模拟转换器由最小有效数字字段控制，其中将第二数字模拟转换器的输出施加到第一数字模拟转换器的最小有效位输入，以便第一数字模拟转换器的输出能由最小有效数字字段微(finely)控制和由最大有效数字字段粗(coarsely)控制。
现在将通过结合附图的实例来描述本发明，其中图1示出了传统的包括有RFDAC电路的双极性发射器；图2示出了根据本发明的示例性实施例的辅助量程RFDAC电路的结构图；图3示出了辅助量程RFDAC的输出电压与输入代码之间绘；图4示出了根据本发明的示例性实施例的辅助量程RFDAC电路的示意图；和图5示出了RFDAC电路的开关晶体管和片选晶体管的示例性的实施。
具体实施例方式
如果RFDAC构建为“辅助量程”的多级数字模拟转换器(MDAC)，而不是“全集成”的MDAC，则可以使单片射频数字模拟转换器(RFDAC)的芯片尺寸最小化。具体地，如果将RFDAC划分成两个或更多的Sub-DAC，每个Sub-DAC仅仅建立所需的N位数字字段的一部分，则芯片尺寸就可以由于Sub-DAC可以比“全集成”的DAC占用较小区域这一因素而减小。
图2示出了根据本发明的一个示例性实施例的使用辅助量程数字模拟转换器(DAC)的RFDAC电路200。该RFDAC电路200包括两个DAC，一个是RFDAC 250，其使用N位数字字段的最大有效位(MSB)提供粗输出信号，而另一个是“Sub-DAC”270，其使用N位数字字段的最小有效位(LSB)提供了细输出信号。换句话说，主RFDAC 250转换第一组输入位以提供N位数字字段的第一部分(例如，最大有效部分)，而Sub-DAC 270转换第二组输入位以提供N位数字字段的第二部分(例如，最小有效部分)，以便RFDAC 250和Sub-DAC 270一起提供整个N位数字字段。
RFDAC 250加上Sub-DAC 270一起提供N位数字字段，其有效的解析度等于它们各个解析度的总和并减去一(1)位。例如，7位的RFDAC 250加上6位的Sub-DAC 270为十二(12)位的有效解析度。
RFDAC 250接收数字相位信号(ap)，其通过N位数字字段来调制以在输出端口218形成输出信号(RF输出)。将表示N位数字字段的最大有效位的数字信号在第一输入端口251直接提供给RFDAC250。在RFDAC250的第二输入端口255提供N位数字字段的最小有效位的模拟等效信号。具体地，将表示N位数字字段的最小有效位的数字信号在第一输入端口271直接提供给Sub-DAC 270，相反地，在第一输入端口273提供表示最小有效位的模拟信号。将Sub-DAC 270的第一输出端口273连接到RFDAC 250的第二输入端口255，以便最小有效位有效地与最大有效位(在第一输入251处提供)合并以形成N位数字字段。转换的N位数字字段实际上用来调制数字相位信号(ap)，并产生输出信号(RF输出)。
精确地产生输出信号(RF输出)的能力部分地由每个DAC(例如，RFDAC 250和Sub-DAC 270)的全部“加权”来决定。在上述的示例性实施例中，Sub-DAC 270的满标度加权等于RFDAC 250的最小有效位(LSB)的加权的两倍。Sub-DAC 270的有效LSB加权应当等于组合RFDAC电路200的满标度量程(“FSR”)除以由所需的位中的整个解析度所确定的因子(例如，整数2的升幂等于位N的全部数量)。FSR优选地等于在组合RFDAC电路200的输出处的RF信号的满标度量程(电压或电流)。在上述的示例性实施例中，FSR定义了RFDAC电路200(即，RFDAC 250/Sub-DAC270组合)在代码000...0到111...1闭区间之间的最大输出电压量程。
RFDAC 250具有所提供的由RFDAC 250和Sub-DAC 270分别标度的RF输入电压(例如，VRF)以给定FSR输出电压的量程。本领域的技术人员应当注意的是，所有的DAC实际上都具有比它们的FSR要小一(1)个LSB的最大输出，这是由于FSR的范围包括了零输出。
可以通过以下的公式来定义Sub-DAC 270的有效LSB加权LSBSub-DAC＝FSR/2N(公式2)其中，N为所需的组合系统(即，RFDAC电路200)的解析度(即，位数)而FSR为组合系统(例如，RFDAC 250加Sub-DAC 270)的满标度量程。
在以上的实例中，有效的Sub-DAC LSB应当等于FSR/212(FSR/4096)。RFDAC250的LSB具有Sub-DAC 270的有效LSB的2F倍的加权，其中F为Sub-DAC 270的解析度(例如，在以上的例子中，26＝64)。具体地，以上描述的Sub-DAC 270具有六十四(64)个可能的输出值，其中最小的值等于零(0)，而最大的值为63*FSR/4096。在另一种方式中，Sub-DAC 270具有等于64*FSR/4096或FSR/64的满标度量程，其中FSR为RFDAC电路200(即，RFDAC 250+Sub-DAC 270)的满标度量程。
Sub-DAC 270的输出在以上的公式1中替换D0项以便取代D0的0或1的值，D0的新值可以等于在0和1(标准)之间的任意值并具有等于Sub-DAC LSB(例如，在以上的例子中为FSRSub-DAC/26)的解析度。换句话说，D0的新值可以表示多个位，而不仅仅是一位。通常，FSRSub-DAC(Sub-DAC 270独自的FSR)等于RFDAC 250的两个(2)LSB。Sub-DAC 270的输出为包含DW(可以是一位或多位)的LSB部分的单个的多级信号，并结合数字字段中的其它Dx项一起工作(参见公式1)。
Sub-DAC 270的FSRSub-DAC也应当考虑RFDAC 250LSB输入的任何输入处理电路(在图2中未示出)的标度属性。例如，如果RFDAC 250的输入处理电路导致其位输入衰减因子“k”，则Sub-DAC 270的FSRSub-DAC必须使k作为因子。与具有在位输入处理电路中的衰减因子k关联的好处是Sub-DAC 270的FSRSub-DAC量程可以通过因子k而变得更大，从而使得制造非理想性(与电路的尺寸成反比)通过位输入处理电路而降低了。换句话说，减少了Sub-DAC 270的误差，并使得整个RFDAC电路200的输出更加线性化。
辅助量程RFDAC电路200的另一个优点是能够通过两个低解析度的DAC而构建一个高解析度的MDAC(例如，10位或更高)。具体地，通过使用表示在单个位线上的多个位的Sub-DAC 270，能将低解析度的DAC用于Sub-DAC。其另一个益处是Sub-DAC 270能与MSB驱动电路和任何的数字信号处理功能一起，构建于一个与RFDAC 250不同的基板上。
这样，包括主RFDAC 250和Sub-DAC 270的N位RFDAC电路200可以使用具有更少输入处理电路、输入板、和结合线的InGaP HBT工艺来构建，致使比构建满标度N位RFDAC更少的实现成本。
以下的公式用于设定以上描述的RFDAC电路200的输出电压(Vout)Vout＝(VRF*CC)/2C+(VRF*CF)/2(C+F-1)， (公式3)其中Vout＝输出电压VRF＝输入参考电压(由在图2中用数字相位信号(aP)表示)，CC＝输入给RFDAC 250的最大有效位(MSB)二进制代码，C＝RFDAC 250的最大有效位(MSB)解析度，
CF＝输入给Sub-DAC 270的最小有效位(LSB)二进制代码，和F＝Sub-DAC 270的最小有效位(LSB)解析度。
例如，考虑一个具有7位RFDAC(250)和6位Sub-DAC(270)的12位系统，其中峰到峰VRF＝1伏特(V)，CC＝0-7EH(十六进制)，C＝7位，CF＝0-3FH(十六进制)，F＝6位。本领域的普通技术人员应当注意的是，用于输入给RFDAC(250)的最大有效位(MSB)的范围上限为7EH(二进制111 1110)，而不是二进制111 1111。这是由于RFDAC代码的最小有效位(LSB)是由Sub-DAC 270提供的缘故。
例如，对于“满标度”(最大)输出，用于RFDAC(250)和Sub-DAC(270)的代码遵从如下RFDAC MSB代码(7位)1111110Sub-DACLSB代码(6位) 111111总共(12位)111111111111可以将用于基于公式1而定义组合RFDAC电路200的电压输出的可选公式表述如下，其中LSB值(D0)由实际的LSB二进制代码输入(CF)取代V1out＝VRF/2N*[20*CF+21*D1+22*D2+...2N-1*DN-1]，(公式4)其中V1out＝输出电压，VRF＝参考电压，CF＝输入给Sub-DAC 270的最小有效位(LSB)二进制代码，D1，2，etc＝在LSB和MSB之间的位值(例如，0或1)，DN-1＝最大有效位(MSB)值(例如，0或1)，和N＝位中的解析度。
图3是示出使用4位RFDAC和3位Sub-DAC而实现6位辅助量程RFDAC的传送功能的示意图。图3的X轴示出了RFDAC 250和Sub-DAC 270二者的代码。以比Sub-DAC 270代码更大的类型示出RFDAC 250代码，其显示从000...0到111...1的量程。0000，0010等表示了通过整数0，2，4，6等递增的RFDAC 250代码。对于每个RFDAC 250代码值，都存在一个量程的可能Sub-DAC 270代码加入到RFDAC状码值。
图4示出了基于图2所示的RFDAC电路200的通用结构的具体示例RFDAC电路300，且相同的参考符号对应于相同的元件。具体地，RFDAC电路300包括6位的辅助量程RFDAC电路，该辅助量程RFDAC电路包括有4位的主RFDAC 350和3位的Sub-DAC 370。4位主RFDAC 350和3位的Sub-DAC 370都提供有由数字信号处理器310所产生的输入数字字段(DW)的位。数字信号处理器310将模拟基带信号(a)转换成模拟信号的数字表示，并还将输入的模拟信号(a)分成振幅(am)和相位(ap)分量。具体地，数字信号处理器310包括模拟数字转换器(ADC)311，其将输入的模拟信号(a)数字化；和矩形极性转换器(RPC)312，其将数字波形转换成极坐标。例如，RPC_312在极坐标中输出以R，P(sin)和P(cos)表现的数字波形。在该实例中，R坐标以数字形式(6位DW)表示输入波形的振幅特性(am)。P(sin)和P(cos)坐标表示数字化输入波形的相位特性(ap)。
4位的REFAC 350接收由数字信号处理器310产生的输入DW的最大有效位(MSB)，而3位的Sub-DAC接收输入DW的最小有效位(LSB)。例如，对于输入DW＝“010100”，4位RFDAC 350接收位“010”，而3位Sub-DAC 370接收位“100”。
Sub-DAC 370实质上包括用来将表示输入DW的LSB的模拟信号提供给主RFDAC 350的数字模拟转换器(DAC)。Sub-DAC 370包括LSB的输入端口371，用来接收表示输入DW的LSB的位(例如，DW“010100”的位“100”)。Sub-DAC 370还可以包括用来接收模拟参考信号的参考输入端口372、和输出端口373。输出端口373提供了表示在LSB输入端口371(例如，“100”)处所提供的输入DW的LSB的模拟信号，其与参考信号相乘。Sub-DAC_370的输出端口373耦接到主RFDAC 350的Sub-DAC/LSB输入端口355。
主RFDAC_350包括MSB输入端口351、Sub-DAC/LSB输入端口355、以及相位信号(ap)输入端口352。MSB输入端口351接收表示输入DW的MSB的位(例如，DW“010100”的位“010”)。Sub-DAC/LSB输入端口355接收由相应于DW的LSB位的Sub-DAC 370所产生的模拟信号，并提供这样的模拟信号给在主RFDAC 350中的信号处理器360。DW的MSB数字位和Sub-DAC 370的模拟输出信号由信号处理器360标度并过滤以便在位线a’m1-4上的最终输出具有适当的振幅。
例如，DW的MSB部分(例如，“010”)提供在位线a’m1-3上的信号处理器360的输出，而DW的LSB部分(例如，“100”)提供在位线a’m4上的信号处理器360的输出。因此a’m1-3的每个表示DW的一位(例如，“010”的位“0”，“1”，和“0”)。然而，位线a’m4表示以模拟形式提供在Sub-DAC LSB输入端口355处的DW的LSB部分的所有的位(例如，“100”的位“1，“0”，和“0”)。因此，将组合的等效6位数字字段(DW)提供在位线a’m1-4上。相位信号输入端口352接收数字相位信号(ap)，其由DW调制以在输出端口318产生振幅调制的输出信号，正如以下所要说明的。
在示例的4位主RFDAC_350中，将DW(am)的各个位加载在位线am1-3/am4上，并通过多个控制分量322a-d耦接到各个晶体管325a-d的多个上。具体地，晶体管325a-c的导通或关断取决于在每个位线am1-3上的位值，而晶体管325d的输出根据a’m4上的LSB信号振幅而改变。例如，如果DW(am)在位线am1-6上加载了位流“111000”，则前面的三(3)个晶体管(例如，325a-c)将偏置为“通”，而最后一个(1)晶体管(例如，325d)则偏置为“断”。
同时还将晶体管325a-d连接到各个相位信号线ap1-4上，其耦接到在相位信号输入端口352处提供的数字相位信号(ap)。数字相位信号(ap)由DW(am)的各个位所调制以在输出端口318产生振幅调制的输出信号。
数字相位信号(ap)通过数字模拟转换器(DAC)319和合成器320调制成为波形。合成器320在示例实施例中优选地包括压控振荡器(VCO)。该合成器320通过提供包括了相位信息的输出波形(apout)的放大器324而缓冲。该输出波形(apout)具有一个常量包络(即，其没有振幅变量，但具有原始输入波形的相位特性)。将输出波形(apout)提供给各个信号线ap1-4上的多个晶体管325a-d。
晶体管325a-d的规整可以通过将数字字段(DW)经过Sub-DAC 370和信号处理器360而提供给控制分量(例如，开关晶体管322a-d)而实现。控制分量322a-d的每个优选地包括作为电流源的晶体管。控制分量322a-d根据从数字振幅信号(am)产生的DW位而开关。例如，如果DW位(例如，在线am1上的位)为逻辑“1”(例如，“高”)，则对应的控制分量(例如，322a)转换为“通”，因此电流从该控制分量流到各个晶体管段(例如，325a)。类似地，如果DW的相同位(例如，在线am1上的位)为逻辑“0”(例如，“低”)，则对应的控制分量(例如，322a)转换为“断”，因此防止电流通过该控制分量而流到各个晶体管段(例如，325a)。然后，来自所有晶体管段325a-d的电流在各个晶体管输出线326a-d上合并，并且作为输出信号(b)提供在输出端口318。这样，通过控制DW的值，数字相位信号(ap)的放大可以通过使用数字振幅信号(am)而精确控制，从而允许产生所需的信号。
虽然结合一个(1)主RFDAC(250)和一个(1)Sub-DAC(270)而描述本发明，但本领域的普通技术人员应当意识到可以将这里所论述的原理施加到包括任意数量的主RFDAC和任意数量的Sub-DAC的系统。
权利要求
1.一种电路(200)，包括第一数字模拟转换器(250)，用来基于数字控制字段而提供信号放大；以及第二数字模拟转换器(270)，其中，将表示数字控制字段的第一部分的第一多个位提供给第一数字模拟转换器(250)，而将表示数字控制字段的第二部分的第二多个位提供给第二数字模拟转换器(270)，和其中，第二数字模拟转换器(270)将第二多个位的模拟表示提供给第一数字模拟转换器(250)。
2.如权利要求1所述的电路(200)，其中第一多个位表示数字字段的最大有效位。
3.如权利要求1所述的电路(200)，其中第二多个位表示数字字段的最小有效位。
4.如权利要求1所述的电路(200)，其中第一多个位和第二多个位在第一数字模拟转换器(250)中合并以形成数字控制字段。
5.如权利要求1的电路(200)，其中电路的输出电压是由以下的公式定义Vout＝(VRF*CC)/2C+(VRF*CF)/2(C+F-1)其中，Vout＝输出电压，VRF＝要放大的信号电压，CC＝输入给第一数字模拟转换器(250)的最大有效位(MSB)二进制代码，C＝第一数字模拟转换器(250)的最大有效位(MSB)解析度，CF＝输入给第二数字模拟转换器(270)的最小有效位(LSB)二进制代码，和F＝第二数字模拟转换器(270)的最小有效位(LSB)解析度。
6.如权利要求1所述的电路(200)，其中第一数字模拟转换器(250)包括用来接收第一多个位、以及第二个多个位的模拟表示的信号处理器(360)。
7.如权利要求6所述的电路(200)，其中信号处理器(360)包括M个输出位线，以便将第一多个位的每个位分别提供在输出位线的M-1个上，并且将表示第二多个位的合成信号提供在剩余的一个输出位线上。
8.一种用于放大信号的方法，包括以下步骤基于信号产生第一个多个位；基于该信号产生第二个多个位；合并第一个和第二个多个位以形成数字控制字段；和通过数字控制字段的应用来调制信号的振幅。
9.如权利要求8所述的方法，其中数字控制字段包括N位，其中N等于在第一多个位的位数量加上第二多个位的位数量。
10.如权利要求8所述的方法，其中，第二多个位在与第一多个位合并之前被转换成模以形式。
11.如权利要求10所述的方法，其中从第二多个位形成的模拟信号表示数字字段的单个位。
12.一种电路包括耦接到输入端子的数字处理电路(310)，用来将模拟信号转换成至少两个数字信号，所述数字信号中的至少一个包括振幅信号，所述数字信号中的至少一个包括相位信号；和数字模拟电路(300)，用来将N位数字字段施加到相位信号，所述数字模拟电路(300)包括第一数字模拟转换器(350)和第二数字模拟转换器(370)，其中将表示N位数字字段的第一部分的第一多个位提供给第一数字模拟转换器(350)，并且其中将表示N位数字字的第二部分的第二多个位提供给第二数字模拟转换器(370)，且其中第二数字模拟转换器(370)把N位数字字段的第二多个位的模拟表示提供给第一数字模拟转换器(350)。
13.一种电路(200)包括第一数字模拟转换器(250)，所述第一数字模拟转换器由最大有效数字字段控制；和第二数字模拟转换器(270)，所述第二数字模拟转换器由最小有效数字字段控制，其中，第二数字模拟转换器(270)的输出与最大有效数字字段合并以形成合成的输出数字字段。
14.一种电路(200)，包括第一数字模拟转换器(250)，所述第一数字模拟转换器(250)由最大有效数字字段控制；和第二数字模拟转换器(270)，所述第二数字模拟转换器(270)由最小有效数字字段控制，其中，将所述第二数字模拟转换器(270)的输出施加到第一数字模拟转换器(250)的最小有效位输入，以便第一数字模拟转换器(250)的输出能由最小有效数字字段微控制而由最大有效数字字段粗控制。
全文摘要
一种用来使用主数字模拟转换器(RFDAC)(250)和辅助数字模拟转换器(Sub－DAC)(270)来放大射频信号的装置和方法。主RFDAC(250)提供N位数字输出的第一部分，其指定射频信号的放大级别，而Sub－DAC(270)提供N位数字字段的第二部分。主RFDAC(250)和Sub－DAC(270)一起转换完整的N位数字字段，其中N指定输出的射频信号的解析度。
文档编号H03M1/66GK1770625SQ200510128329
公开日2006年5月10日 申请日期2005年9月8日 优先权日2004年9月8日
发明者杰拉尔德·T·奎利甘, 皮尔斯·J·内格尔, 尤金·P·希尼 申请人:M/A－Com尤罗泰克公司