专利名称：用于在集成电路上组合易失性和非易失性可编程逻辑的技术的制作方法
背景技术：
本发明提供了用于在集成电路(IC)上组合易失性和非易失性可编程逻辑的技术，尤其提供了用于提供具有由非片载存储器配置的可编程逻辑的一部分和由片载非易失性存储器配置的可编程逻辑的另一部分的IC技术。
包含片载易失性存储器块的较大的现场可编程门阵列(FPGA)通常在加电时需要配置相当的时间量，因为配置数据要从外部存储器芯片加载到芯片上。例如，外部存储器芯片可以是串行只读存储器(SROM)。
诸如Altera的MAX系列CPLD的较小的复杂可编程逻辑装置(CPLD)包含片载的非易失性存储器。配置数据被存入该片载的非易失性存储器。加电时，可以快速地从片载的非易失性存储器将配置数据载入可编程逻辑。非易失性CPLD实际上是加电时瞬时接通的，且不需要外部配置数据。但，制造具有所有非易失性存储器的较大FPGA在面积方面是禁止的并会限制过程选择。
许多较大的易失性FPGA具有伴随CPLD以配合加电和配置过程。CPLD还可在被发送给FPGA前加密配置数据，以防止该配置数据被截取和复制。但，该技术更加复杂，因为它使得较大的FPGA成为包括FPGA、SROM和CPLD的三个装置解决方案。
因此，期望提供更快速的技术来配置现场可编程门阵列。还期望向用户提供在配置过程期间适当确保它们设计的方法。
发明内容
本发明提供了用于将易失性和非易失性可编程逻辑组合入一个集成电路(IC)的技术。本发明的IC被分成两部分。一部分IC包含第一可编程逻辑块，它由片载非易失性存储器块中存储的比特配置。另一部分IC包含由非片载存储器装置中存储的比特配置的第二可编程逻辑块。
在可配置易失性部分中的逻辑的一小部分时间内，IC的非易失性部分中的逻辑可被配置和完全功能化。非易失性部分中的逻辑可配置得足够快并具有足够的独立性，以帮助IC的易失性部分中的配置。非易失性存储器还可向用户设计提供安全特点，诸如加密和解密。
考虑以下的详细描述和附图，本发明的其它目的、特点和优点将变得显而易见，其中相同的标号在所有附图中表示类似元件。
图1示出了根据本发明第一实施例的包含由片载非易失性存储器配置的可编程逻辑块和由非片载存储器配置的可编程逻辑块的IC。
图2示出了根据本发明第二实施例的具有片载非易失性存储器块的图1所示IC，该片载非易失性存储器块足以存储用户和制造商的配置数据。
图3A示出了根据本发明第三实施例的具有向HIP块提供编程能力的可编程寄存器组的可编程逻辑IC上的硬智权(intellectual property)(HIP)块。
图3B示出了根据本发明第四实施例的包含图3A的可编程HIP块和由非片载存储器配置的可编程逻辑块的IC。
图4是可与本发明的技术一起使用的可编程逻辑装置的简化框图。
图5是可实现本发明实施例的电子系统的框图。
具体实施例方式
图1示出了根据本发明第一实施例设计的可编程逻辑集成电路(IC)的部分100。部分100包括可编程逻辑的第一块110和可编程逻辑的第二块130。这两个可编程逻辑块110和130都包含可编程逻辑电路。例如，可编程逻辑电路可以是基于查找表格或基于产品项(product term)的逻辑单元。块110和130中的可编程逻辑阵列的架构可相同或不同。逻辑块110和130还可包括存储器。块110和130中的存储器例如可以是诸如SRAM单元的易失性存储器。
块110中的可编程逻辑由非易失性存储器块112中存储的配置比特进行配置。配置比特可由制造商或用户存入非易失性存储器块112。通电复位(POR)配置块111将配置比特从非易失性存储器112传送入逻辑块110内的存储器。
块130中的可编程逻辑由外部存储装置中存储的配置比特配置。外部存储器装置例如可以是闪存装置或串行ROM(SROM)存储器装置。配置比特可从I/O端口103通过多路复用器118被载入块130以及系统中配置(ISC)块131。
如上所述，许多大FPGA都需要加电时相当的配置时间。另一方面，小非易失性CPLD实际上是加电时瞬时接通的且不需要外部配置数据。但，需要太多管芯面积来放置足够的片载非易失性存储器于大FPGA上，以配置所有FPGA的可编程逻辑电路。
本发明通过提供两个可编程逻辑块(110和130)解决了这些问题。在通电期间通过从存储器112加载配置数据可快速配置块110中的可编程逻辑。块110优选包含足够的可编程逻辑以在配置块130前执行加电阶段期间需要执行的某些重要功能。通过从外部源加载的配置数据较缓慢地配置块130。
根据一实施例，IC上的多数可编程逻辑驻留在易失性块130中。该实施例中，非易失性存储块112仅需要足够大，以便为块110中的可编程逻辑存储配置数据。如果块110相对较小，则存储器112的尺寸可相对较小。该要求使IC上的存储器112的管芯面积影响最小。例如，块130可在加电后执行所有FPGA功能。
如果存储器112尺寸更小，就可展开更多实现可能。例如，用于整个FPGA的大非易失性存储器块需要最先进的EEPROM或FLASH工艺。仅提供用于小部分FPGA的配置数据的小存储器块12可使用诸如多熔(polyfuse)阵列和磁阻ROM的存储器技术。
现在讨论可编程逻辑块110可执行的功能的特定示例。在配置和全面功能化FPGA前需要控制系统复位和临界信号。大FPGA在其系统中起中心作用。如果FPGA驱动临界信号、复位或总线，则它将在配置之前不能有效或正确地驱动信号。通电和配置之间的不活动会阻止系统适当地通电。为了解决这些问题，可编程临界块110可在通电期间控制临界信号。
在配置FPGA之前和之后，块110还可控制配置和顺序复位。块110能在不使用外部IO信号的情况下直接驱动易失性FPGA块复位。
作为另一示例，块110可用于保护发送到块130的配置数据。块110可像CPLD那样被保护地读取，并可具有到达系统中配置(ISC)端口131的内部旁路。块110可执行外部引线不可达的附加数据加密/解密。
例如，块110中的逻辑可在通电时被配置，以基于存储器112中存储的加密算法执行解密方案。随后，用于块130的配置数据通过I/O端口103载入块110并被解密。随后，解密的配置数据从块110载入块130(例如，直接或经过多路复用器118)。
块110可为每个客户个人化加密方案，以增加安全性和舒适性。因此，客户可选择他们需要的加密方案。如果加密算法由黑客破解，则客户可通过将新算法载入存储器112而容易地改变加密方案。块110还可用于加密或解密客户选择的非配置数据流。
当用于FPGA的配置数据没有从专用的SROM加载时，它通常从标准FLASH装置或处理器总线加载。在配置FPGA前，任一解决方案都需要通电时有效的某些逻辑。该逻辑排序并将数据从非易失性数据源传送到FPGA配置引线(ISC端口)。该逻辑受益于FPGA内部的实现，因为它可容纳包括处理器的较宽范围的非易失性存储装置以及较宽范围的FPGA配置模式。
参考图1，IC的部分100包括六个区域101-106。六个区域101-106中的每一个都包括分开的通电复位电路(POR1-POR6)。通电复位电路监控来自一个或多个电源轨(或电源网)的电源电压。通电复位电路产生输出信号，它指示来自响应电源轨的电源电压何时达到预定电平。预定电源电压电平指示IC的特定区域何时可安全地开始起作用。例如，通电复位电路POR1产生一输出信号，它指示电源电压在通电后何时增加到适合于区域101中的电路以开始运作的最小电压电平。
图1所示的电路区域可分成两部分。第一部分包括区域101-104。区域101-104与非易失性存储器块112和可编程逻辑块110相关联。区域105-106与可编程逻辑块130相关联。
POR配置块111控制和监控通电复位电路POR1-POR6。只要通电复位电路POR1-POR4指示电源电压已达到区域101-104中的可接受电平，POR配置块111就将非易失性存储器112中存储的配置数据传送到非易失性FPGA块110。
因此，只要区域101-104中的电源已达到预定电平，POR1-POR4就允许块110中的可编程逻辑予以配置，而不用等待区域105-106通电。该实施例向通电期间块110的配置提供了附加速度。
一旦通电复位电路PORS-POR6指示电源已达到区域105-106中的可接受电平，则系统中配置数据可从外部源经过多路复用器118和ISC接口131载入块130。POR配置块111或块110中的可编程逻辑可控制多路复用器118的选择输入。
在图1所示的FPGA实施例中，区域103中的系统中配置(ISC)I/O端口与非易失性可编程逻辑块110和易失性可编程逻辑块130接口。
或者，ISC数据可被载入非易失性块110，随后载入块130。ISC配置数据可直接从块110或者经过多路复用器118和ISC接口131加载到块130，如图1中的箭头所示。在它被载入块130之前，块110中的可编程逻辑可加密ISC配置数据，以保护客户的电路设计。
在去电时，非易失性存储器112不损失其数据模式。例如，存储器112可用于保持FPGA配置文件和易失性FPGA冗余信息。存储器112可按许多方式实现。例如，存储器112可以是具有一次可编程存储器单元的金属熔丝存储器。存储器112的其它示例包括可编程的抗熔阵列、金属或多掩模可编程阵列、闪存阵列、EEPROM存储器阵列、LASER编程熔丝阵列、磁阻存储器阵列(MRAM)和铁电存储器阵列(FeRAM)。存储器块112的较小尺寸增加了其密度可能性。
非易失性存储器112可通过区域102中的JTAG I/O测试端口或者区域103中的ISC端口进行编程。如果I/O端口不控制块110，非易失性可编程逻辑块110还可通过区域103中的ISC I/O端口进行编程。非易失性块110可存取通用IO的较小子集、所有ISC IO、内部复位和时钟总线的子集以及某些通用内部路由互连线。
区域113包括联合测试行动组(JTAG)IO端口和有关电路。区域113中的电路根据公知技术解码编程非易失性存储器112的JTAG命令。区域103包括系统中配置(ISC)IO端口和有关电路，它在通电时配置易失性FPGA块130。ISC IO端口还可用于重新配置易失性FPGA130配置SRAM。此外，在定义一次可编程非易失性存储器程序前，区域103中的ISC IO端口和电路可用于编程块130中的非易失性配置SRAM。重要的是，编程解决方案是可用的，而在块110或112的配置上没有任何先决条件。
POR配置块111还控制区域104中的IO以及配置和ISC源多路复用器121和122。POR配置块111可通过多路复用器122将来自存储器112的配置数据载入区域104中的I/O存储体，以配置区域104中的IO端口。此外，若POR配置111允许，易失性ISC块131可重新配置POR4IO块104。
POR配置块111可将区域104中I/O存储体的控制交给非易失性FPGA110。一旦块110中的可编程逻辑已被配置，则可编程逻辑确定多路复用器121的控制。多路复用器121在区域104中的I/O端口和非易失性块110或易失性块130之间路由信号。因此，输入和输出信号可通过控制多路复用器121被路由经过区域104中的I/O端口到达块110或130中的可编程逻辑。
图2示出本发明的第二实施例。根据该实施例，可将两组配置数据存入存储器块112。第一组配置数据是引导模式，它由制造商编程以便为所有客户提供FPGA标准功能，诸如ASSP。该实施例的优点在于允许FPGA制造商通过对输出制造测试流的简单改变而随时间改变产品定义。
一旦用户已定义一应用，则用户可将附加配置数据写入存储器112。例如，用户可将用于按诊断模式操作FPGA以测试各种信号的配置数据存入存储器112。
在OTP型非易失性存储器中，在存储器块112中需要两个分区。一个分区用于存储制造商的缺省引导配置数据，且一个分区用于存储用户配置数据，以更好地满足用户的特殊需要。图2中示出了用于存储器块112的分区。若在用户分区中检测出有效数据，则配置逻辑可跳过引导配置。
在图2的实施例中，非易失性存储器112具有足够的存储器，以使它能存储用于块110的两组配置数据。根据本发明的其它实施例，非易失性存储器112能存储用于块110的超过两组配置数据。图2中的存储器112可存储图1中存储器112的N倍数据，其中N是配置块110所需的配置数据组的数量。
图3A示出了本发明的另一实施例。许多现今的可编程逻辑集成电路都具有硬智权(HIP)块。HIP块是被硬接线以执行预定功能的专用集成电路(ASIC)的一部分。当大量客户需要相同功能时，制造商将HIP块添加到可编程逻辑IC。在执行特殊功能时，ASIC通常比FPGA更有效。但，ASIC的灵活性远不如FPGA，因为它们只能执行由掩模组硬接线的功能。
通常，FPGA客户具有对特定类型电路功能的类似(但非一致)要求。在这些实例中，期望对FPGA提供某些内置编程能力的HIP块。图3A所示的实施例以可编程寄存器组的形式提供了HIP块中的内置编程能力，这将在以下详细描述。可编程寄存器组提升了HIP块的灵活性。
图3A示出了可编程逻辑IC上的HIP块301中CRAM初始化的寄存器组的框图。图3A的框图示出了可在用户模式期间被重新配置的配置接口320，用于FPGA配置初始化的配置RAM(CRAM)312，以及将模式设定输出到IP逻辑335的可编程寄存器组330。
IP逻辑335包含HIP块301中的逻辑电路，它被硬接线以执行特殊功能。可编程寄存器组330将某些编程能力提供给IP逻辑335执行的功能。例如，寄存器组330可控制IP逻辑335中的多路复用器或计数器以提供逻辑功能方面的多个选项。
可编程寄存器组330可在FPGA的用户模式期间被编程并可具有通电时的固定功能。寄存器组330可由来自User_Mode信号、CRAM312中存储的比特或来自用户模式配置接口320的用户模式配置数据加以编程。写入逻辑322经过多路复用器325将该用户模式配置数据发送到寄存器组330。来自CRAM312的配置数据也可直接通过多路复用器325传送到寄存器组330。
通电时，缺省化写入逻辑322，以使多路复用器325通过将CRAM_n_Config设定为‘1’并将Write_En设定为‘1’选择CRAM接口312。在FPGA配置周期期间，加载可编程IC CRAM比特。在进入用户模式时，可编程IC核心断言(assert)User_Mode信号，且时钟信号开始切换(toggle)。基于User_Mode信号断言的同步自计时电路可在写入逻辑322内实现，以保证CRAM值被采样入寄存器组330作为缺省设定。
写入逻辑322可通过将CRAM_n_Config设定为‘0’来切换多路复用器325，以选择用户模式配置接口320。用户模式期间，通过将来自用户模式配置控制器310的数据通过用户模式配置接口320载入寄存器组330，寄存器组330的输出值可通过(总线协议方案的)写入周期改变。用户模式配置控制器310通常被实现为根据配置数据组配置的可编程逻辑块。寄存器组330通常实现为存储器映射的寄存器。
寄存器组330输出值可通过读取逻辑321和配置接口320被读回，用于监控、调试和测试的用途。对于测试用途，用户模式配置接口320允许寄存器组330中存储的设定被读回以校验设定是正确的。通过使用本实施例的配置接口，可验证从CRAM312到HIP块301的连接，用于更好的测试覆盖。
寄存器组330最好不要由CRAM异步初始化。如果寄存器组330支持异步设置和异步复位，这种实现对竞态状态是灵敏的。为避免竞态状态，可添加额外的逻辑。但，与上述同步初始化方案相比，添加这种逻辑的总成本更昂贵。
图3A的实施例有几项优点。例如，该实施例对从CRAM到寄存器组的连接提供了更好测试覆盖。与其中正确的CRAM设定仅通过运行IP功能测试矢量校验的常规IP功能测试方案相比，由于测试的结构性质，还减少了测试时间。但，从管芯面积成本的观点看来，该实施例不适合于非常大的寄存器组。
根据本发明的另一实施例，可编程HIP块301可取代图1或图2中的可编程逻辑块110。图3B示出了该实施例。图3B允许HIP块301工作与易失性可编程逻辑块310无关。
图3B还仅用少量编程最大化HIP块301的瞬时接通的能力。因为图3B中的HIP块301仅需要存储在存储器112中的少量配置数据，所以可以用许多类型的存储器(例如，多熔、磁阻ROM等)实现存储器块112。
图3B的实施例示出可编程逻辑块301和130的架构不需要一致。块301和130的架构仅需要具有相同水平的编程能力。还期望(但非必要)，块301需要明显少于块130的配置比特。块301的面积和复杂性通常不必更小。
图4是可包括本发明各方面的PLD400的一示例的简化部分框图。虽然主要在PLD和FPGA的环境中讨论本发明，但应理解本发明可应用于许多类型的可编程集成电路。PLD400是其它可实现本发明的技术的可编程集成电路的示例。PLD400包括可编程逻辑阵列块(或LAB)402的二维阵列，它们由变化长度和速度的行和列互连的网络相互连接。LAB402包括多个(例如，10个)逻辑单元(或LE)。
LE是提供用于用户定义的逻辑功能的有效实现的可编程逻辑块。PLD具有许多逻辑单元，它们可配置成实现各种组合和顺序功能。逻辑单元具有通向可编程互连结构。可编程互连结构可被编程，以互连几乎任何期望配置中的逻辑单元。
PLD400还包括分布存储器结构，它包括遍及阵列提供的可变大小的RAM块。例如，该RAM块包括512比特块404、4K块406和提供512K比特RAM的块408。这些存储器块还可包括移位寄存器和FIFO缓冲器。
PLD400还包括数字信号处理(DSP)块410，它例如可实现具有加或减特点的乘法器。在该例中设置于装置外围附近的I/O元件(IOE)412支持许多单端和差分I/O标准。应理解，这里描述PLD400是仅为了说明目的，且本发明可在许多不同类型的PLD、FPGA等中实现。
虽然图4所示类型的PLD提供了实现系统等级解决方案所需的许多资源，但本发明也有助于其中PLD是几个组件之一的系统。图5示出了其中可体现本发明的示例性数字系统500的框图。系统500可以是编程的数字计算机系统、数字信号处理系统、特殊数字切换网络或其它处理系统。此外，这种系统可设计用于各种应用，诸如电信系统、汽车系统、控制系统、消费电子产品、个人计算机、因特网通信和连网等。此外，系统500可设置于单个板上、多个板上或多个封装内。
系统500包括通过一个或多个总线互连在一起的处理单元502、存储器单元504和I/O单元506。根据该示例性实施例，可编程逻辑装置(PLD)508嵌入存储量单元502中。PLD508可在图5的系统内用于许多不同用途。PLD508例如可以是处理单元502的逻辑构建块，支持其内部和外部操作。PLD508被编程以实现在系统操作中进行其特殊作用所必需的逻辑功能。PLD508可通过连接510专门耦合到存储器504并通过连接512耦合到I/O单元506。
处理单元502可将数据引导到合适的系统组件用于处理或存储，执行存储器504中存储的程序或经由I/O单元506接收和发送数据，或其它类似功能。处理单元502可以是中央处理单元(CPU)、微处理器、浮点协处理器、图形协处理器、硬件控制器、微控制器、编程用作控制器的可编程逻辑装置、网络控制器等。此外，在许多实施例中，常不需要CPU。
例如，一个或多个PLD508可代替CPU控制系统的逻辑操作。在一实施例中，PLD508用作可重新配置的处理器，它可按需要被重新编程以处理特定的计算任务。或者，可编程逻辑装置508可自身包括嵌入的微处理器。存储器单元504可以是随机存取存储器(RAM)、只读存储器(ROM)、固定或柔性盘媒介、PC卡闪盘存储器、磁带或任何其它存储装置，或这些存储装置的组合。
虽然这里已参考其特殊实施例描述了本发明，但本发明中包含了修改、各种变化和替换的范围。在某些实例中，可在不相应使用其它特点的情况下采用本发明的特点，而不背离所述本发明的范围。因此，可进行许多修改以适应所揭示的特殊配置或方法，而不背离本发明的基本精神和范围。本发明旨在不限于所揭示的特殊实施例，本发明将包含属于权利要求书范围内的所有实施例和等效物。
权利要求
1.一种集成电路，包括非易失性存储器块；第一可编程逻辑块，它由非易失性存储器块中存储的配置数据所配置；系统中配置接口；以及第二可编程逻辑块，它由通过系统中配置接口加载入第二可编程逻辑块的外部配置数据所配置。
2.如权利要求1所述的集成电路，其特征在于，通过传送配置数据经过第一可编程逻辑块来编程第二可编程逻辑块。
3.如权利要求1所述的集成电路，其特征在于，还包括第一通电复位电路；以及通电复位配置块，它耦合到所述第一通电复位电路、非易失性存储器块和第一可编程逻辑块；其中当第一通电复位电路指示电源电压已达到预定电平时，通电复位配置块将配置数据从非易失性存储器块传送到第一可编程逻辑块。
4.如权利要求3所述的集成电路，其特征在于，还包括第二通电复位电路，它耦合到通电复位配置块；其中当第二通电复位电路指示电源电压已达到预定电平时，通电复位配置块将配置数据从外部存储器传送到第二可编程逻辑块。
5.如权利要求4所述的集成电路，其特征在于，还包括附加的通电复位电路，它驻留在集成电路的相同部分中作为第一或第二通电复位电路。
6.如权利要求1所述的集成电路，其特征在于，还包括第一I/O块；第一多路复用器，它具有耦合到第一I/O块的第一输入端子、耦合到第一可编程逻辑块的第二输入端子、耦合到系统中配置接口的输出端子以及耦合到第一可编程逻辑块的选择输入。
7.如权利要求6所述的集成电路，其特征在于，还包括第二I/O块；以及JTAG接口，它耦合到第二I/O块和非易失性存储器块。
8.如权利要求7所述的集成电路，其特征在于，还包括第三I/O块；以及第二多路复用器，它耦合到第三I/O块、第一可编程逻辑块和第二可编程逻辑块。
9.如权利要求8所述的集成电路，其特征在于，还包括第四I/O块，它耦合到第二可编程逻辑块。
10.如权利要求1所述的集成电路，其特征在于，第一可编程逻辑块和第二可编程逻辑块都包含SRAM可编程逻辑单元的块。
11.如权利要求1所述的集成电路，其特征在于，第一可编程逻辑块包含部分可编程的硬智权块而第二可编程逻辑块包含SRAM可编程逻辑单元的块。
12.如权利要求1所述的集成电路，其特征在于，用于第一可编程逻辑块的加密算法被存入非易失性存储器块。
13.如权利要求1所述的集成电路，其特征在于，引导模式被存入非易失性存储器块的第一部分而用户数据被存入非易失性存储器块的第二部分。
14.一种用于制造集成电路(IC)的方法，该方法包括提供IC上的非易失性存储器块；提供IC上的第一可编程逻辑块，它设计为由非易失性存储器块中存储的配置数据配置；提供IC上的系统中配置接口；以及提供IC上的第二可编程逻辑块，它设计成通过经由系统中配置接口加载入第二可编程逻辑块的配置数据而配置。
15.如权利要求14所述的方法，其特征在于，还包括提供IC上的第一通电复位电路；以及提供IC上的通电复位配置块，它设计为在第一通电复位电路指示电源电压已达到预定电平时将配置数据从非易失性存储器块传递到第一可编程逻辑块。
16.如权利要求15所述的方法，其特征在于，还包括提供IC上的第二通电复位电路，其中通电复位配置块设计成当第二通电复位电路指示电源电压已达到预定电平时将配置数据从外部存储器传送到第二可编程逻辑块。
17.如权利要求14所述的方法，其特征在于，第一可编程逻辑块和第二可编程逻辑块都包含SRAM可编程逻辑单元的块。
18.如权利要求14所述的方法，其特征在于，第一可编程逻辑块包含部分可编程的硬智权块，而第二可编程逻辑块包含SRAM可编程逻辑单元的块。
19.如权利要求14所述的方法，其特征在于，还包括在非易失性存储器块的第一部分中存储引导模式，其中非易失性存储器块的第二部分可用于存储用户数据。
20.如权利要求14所述的方法，其特征在于，还包括在非易失性存储器块中存储加密算法，该加密算法用于加密外部配置数据。
21.一种集成电路(IC)，它包括系统中配置接口；用于通过经由系统中配置接口载入IC中的外部配置数据配置第一可编程逻辑电路的装置；非易失性存储块；以及用于通过非易失性存储块中存储的内部配置数据配置第二可编程逻辑电路的装置。
22.如权利要求21所述的集成电路，其特征在于，用于配置第一可编程逻辑电路的装置和用于配置第二可编程逻辑电路的装置都包括SRAM单元。
23.如权利要求21所述的集成电路，其特征在于，用于配置第一可编程逻辑电路的装置包括SRAM单元，而用于配置第二可编程逻辑电路的装置包括部分可编程的硬智权块和寄存器组。
24.如权利要求21所述的集成电路，其特征在于，非易失性存储块包括用于存储引导数据的第一部分和用于存储用户数据的第二部分。
25.如权利要求21所述的集成电路，其特征在于，非易失性存储块存储用于加密外部配置数据的加密算法。
26.一种集成电路，包括可编程逻辑块；以及部分可编程的硬智权(HIP)块，它包括可编程寄存器组和专用电路，其中可编程寄存器组被配置成控制专用电路子集的控制功能。
27.如权利要求26所述的集成电路，其特征在于，在集成电路通电期间，部分可编程HIP块中的逻辑电路将配置数据从CRAM载入可编程寄存器组。
28.如权利要求26所述的集成电路，其特征在于，部分可编程HIP块中的逻辑电路将数据从用户模式配置控制器通过配置接口载入可编程寄存器组。
全文摘要
提供了用于将易失性和非易失性可编程逻辑组合入一个集成电路(IC)的技术。IC被分成两部分。第一可编程逻辑块由片载非易失性存储器中存储的比特配置。第二可编程逻辑块由非片载存储器中存储的比特配置。IC上IO存储体的功能在IC的两个逻辑块之间被多路复用。在可配置第二块中的可编程逻辑的一小部分时间中第一块中的可编程逻辑被配置且完全功能化。第一块中的可编程逻辑可配置足够块并具有足够的独立性，以帮助第二块的配置。非易失性存储器还可向用户设计提供安全特点，诸如加密。
文档编号H03K19/173GK1815628SQ20051012876
公开日2006年8月9日 申请日期2005年12月2日 优先权日2004年12月2日
发明者R·卡马罗塔, I·拉希姆, B·J·昂, T·P·宗 申请人:奥特拉股份有限公司