利用ldpc编码的编码器和解码器的制作方法

专利名称：：利用ldpc编码的编码器和解码器的制作方法
技术领域：
：本发明涉及LDPC(Low-DensityParity-Check,低密度奇偶校验)编码方案的解码器和编码器，该LDPC编码方案是一种纠错编码方案。
背景技术：
：LDPC编码方案于1962年由Gallager提出。LDPC码是指一种具有测试矩阵的线性码，该测试矩阵的元素大部分为"0"。在经典的编码理论中，测试矩阵被确定来设计代码。对于源自据说引入了编码理论新时代的turbo原理的LDPC编码方案，也可作出类似的定义。但是，本发明采用了基于更抓住本质的Tanner图而作出的定义。Tanner图是一种两部分图，其中代码由被称为变量节点(variablenode)和校验节点(checknode)的两类节点来表示，其中连接到每个节点的分支被称为"边缘"，并且连接到每个节点的分支的数目被称为"节点阶数(orderofthenode)"。分支的总数等于测试矩阵中设置的"1"的数目。测试矩阵的列方向上的"1"的数目被称为"列权重"，行方向上的"1"的数目被称为"行权重"。在LDPC编码方案中，该测试矩阵不是唯一的。LDPC编码方案的解码取决于测试矩阵，并且是通过利用被称为"迭代解码"的方法计算概率传播来执行的。近年来，一种进一步发展具有据说更接近Shannon极限的强大纠错能力的LDPC码的方法涉及利用DE(密度演化(DensityEvolution)的縮写)来找出阶数分布，并且针对奇异LDPC码扩展这种方法，以在Tanner图上各节点之间的概率传播计算中，基于该图所拥有的代码的局部结构，在为经历传播的对数似然比(LLR)执行的概率传播计算中，搜索良好的阶数分布，其中DE是这样一种方法，该方法利用基于随机配置的代码和重复的概率解码的方法，对于与具有某种阶数分布的LDPC相同的代码的全体，针对每次重复计算LLR的概率密度函数的变化。在这一点上，由节点阶数相等的正则图所确定的代码被称为"正则LDPC码"，而阶数不等的则被称为"与奇异LDPC相同的代码"。Tanner图上的概率传播计算一般是一种被称为"和积(sum-product)"的消息传输类型算法，但是，如果尝试如实地执行该计算，则会发生电路规模的增大。因此，在Min(Max)Log(最小(最大)对数)区域进行了大胆的近似。在这一点上，MaxLog区域的近似在LDPC编码中也被称为"minSum算法"。如上所述，必须使用符合基于DE的阶数分布的奇异LDPC码来实现接近Shannon极限的强大纠错能力。但是，DE最初对于代码长度实际上无穷大的情形表现出迭代解码的特性极限，并且实际上需要用于存储例如大约至少106-107比特的巨大代码长度的存储器，并且还需要很高的大约100-200的最大阶数来进行加权分布。在这里，阶数越高就意味着电路大小相应地越大。近年来，在通信(例如移动通信)领域，研究取得了积极进展，并且对于纠错码的编码器和解码器，强烈地需要更高的性能、更高的速度和更高的效率。但是，存在这样的问题即使能够实现接近Shannon极限的高性能，对于移动体来说这也是不现实的。近来，为了应对该问题，已经尝试降低奇异LDPC码的高加权分布，其中采用了一种方法，用于将节点分类成类别(category)，以考虑到在低加权分布下很可能出现的误差平台(errorfloor)。在这一点上，这些类别还包括具有权重为"1"的节点的类别和穿透变量节点的类别。此外，Min(Max)Log区域的大胆近似已被采用来取代和积以实现可行的电路规模，但是出现这样的问题，即该近似导致不可忽略的特性恶化。此外，即使反编码器通过为其生成矩阵使用低加权分布来采用稀疏的测试矩阵，但也几乎可以肯定这不是稀疏矩阵。稀疏意味着复杂度低。因lt匕，在"Efficientencodingoflow-densityparity-checkcodes，，，IEEETransactionsoninformationtheory,Volume47，Issue2，pp.638-656中公开了一种用于生成代码并同时利用稀疏测试矩阵的计算方法。专利文献1(JP-2005-65271A)公开了一种用于turbo编码方案中的解码的所谓"Max-Log-MAP"算法。LDPC编码方案是一种与turbo编码方案不同的方案，其编码结构完全不同。然而，在执行迭代解码方面，它们是类似的。对于迭代解码处理中的MaxLog近似中的加权，似乎在专利文献1中执行了两类加权(Wc、Wa)，但两类加权之一(Wc)只对接收到的信号中的信息序列(Ac(xt,O))执行，该信息序列(Ac(xt,O))在迭代解码处理期间取相同的值。换言之，这与在迭代解码处理中经历概率传播的LLR是不相关的。实质上，对接收信号的加权应当在不仅考虑到信息序列和奇偶序列而且考虑到调制/解调中的信号点映射的情况下确定，并且应当与在迭代解码处理中经历概率传播的LLR分开考虑。这样总结起来，可以了解到在此示例中经历概率传播的LLR是外来对数似然比(extrinxicLLR，以下縮写为"外来LLR")之一。在turbo码中的Max-Log-MAP中对该外来LLR执行的加权处理已经是已知的事实，并且例如专利文献2(日本专利No.3246484)在图1中公开了这样一个示例，其中0.75倍的加权通过偏移求和对外来LLR执行，并且以较低的复杂度实现。专利文献1在图5中公开了这样一个示例，其中，对于每半次迭代，对外来LLR执行加权处理。换言之，turbo编码方案的迭代解码，包括专利文献1中公开的技术，基本上是针对被称为外来对数似然比(外来LLR)的单个概率传播主题来控制的。专利文献3(JP-2004-266463A)进而公开了一种生成方法，该方法执行密度演化方法(密度演化)并且使用拉丁方(Latinsquare)，该密度演化方法是一种在LDPC编码方案中通过高斯近似法(高斯近似；以下縮写为"GA")进行分析的方法，高斯近似法也是一种方法。具体而言，专利文献3中使用的方法是这样一种方法，该方法可以仅利用均值对概率分布执行踪迹分析，并且最终同时跟踪概率传播处理中的方差，其保持了被称为"对称条件"的关系。非专禾l(文献1:"Efficientencodingoflow-densityparity-checkcodes"，IEEETransactionsoninformationtheory,Volume47，issue2，pp.638-656专利文献l:JP-2005-65271A专利文献2:日本专利No.3246484专利文献3:JP-2004-266463A
发明内容要解决的问题为了提供接近Shannon极限的强大纠错能力，必须根据基于DE的阶数分布来使用奇异LDPC码，但是出现这样的问题，即需要存储器来存储巨大的代码长度，并且电路规模增大。另外，存在这样的问题即使能够实现接近Shannon极限的高性能，对于移动体来说这也是不现实的。虽然已经尝试降低奇异LDPC码的高加权分布，但是存在这样的问题，即这导致不可忽略的特性恶化。虽然对于编码器来说需要稀疏矩阵，即使生成矩阵采用具有低加权分布的稀疏测试矩阵，但是几乎可以肯定这不是稀疏矩阵。虽然非专利文献1公开了一种用于生成代码并同时利用稀疏测试矩阵的计算方法，但它只是简单地公开了用于创建程序的计算方法，而完全没有提到实现高速操作的体系结构。本发明是在考虑到如上所述的现有技术所固有的问题的情况下进行的，本发明的一个目的是提供一种解码器和编码器，其在能够安装在用于通信(例如移动通信)领域的移动体中的电路规模中，采用了具有接近Shannon极限的强大纠错能力的LDPC编码方案。此外，本发明的另一个目的是提供一种方法，即使当在前述目的的实现之中各节点被分类成类别时诸如MaxLog近似(也称为"minSum算法")之类的近似计算被用于概率传播计算以便减小电路规模时，它也能展示出高性能。本发明的另一个目的是提供一种LDPC解码器的体系结构，其实现高1性能和高速度。本发明的另一个目的是提供一种配置，用于甚至在作为LDPC解码器的逆的LDPC编码器中，也实现电路规模的减小和更高的速度。解决问题的手段本发明的一种LDPC解码器使用LDPC编码方案中的Tanner图，其中每个节点可被分类成多个类别，该LDPC解码器被配置成特征在于在迭代解码中的概率传播计算中，对于经历传播的对数似然比(以下縮写为"LLR")，执行为每个类别预先确定的加权。在这种情况下，迭代解码中的概率传播计算可以是MaxLog近似(或minSum算法)，并且可以根据属于每个类别的测试矩阵的列权重来确定加权值。对于该Tanner图，该LDPC解码器可以在多个类别内具有RA结构(这是重复累积结构的縮写，也被称为"Z字形结构")的类别，其中此类别的加权大于其他类别的加权。根据本发明的另一方面的一种LDPC解码器使用LDPC编码方案中的Tanner图，其中形成图的一部分的每个节点可根据其测试矩阵的列权重而被分类成多个群组，该LDPC解码器被配置成特征在于在迭代解码中的概率传播计算中，对于经历传播的对数似然比(以下縮写为"LLR")，执行为每个群组确定的加权。根据本发明的另一方面的一种LDPC解码器使用LDPC编码方案中的Tanner图，其中每个节点可被分类为多个类别，该LDPC解码器的特征在于根据属于每个类别的测试矩阵的权重分布，改变用于存储经历传播的对数似然比(LLR)的划分的存储体的数目，使得能够对对数似然比进行并行访问。在这种情况下，该LDPC解码器使用LDPC编码方案中的Tanner图，其中每个节点可被分类成多个类别，并且该LDPC解码器可以具有这样的结构，该结构根据属于每个类别的测试矩阵的权重分布，改变用于存储经历传播的对数似然比(LLR)的划分的存储体的数目的结构，并且该LDPC解码器可通过具有FIFO功能的缓存电路执行对对数似然比的并行访问。该LDPC解码器还可以具有第二最小值检测器电路，用于利用第一最小值检测器电路检测第一最小值，屏蔽与所检测到的第一最小值相对应的输入，并且在迭代解码中的概率传播计算通过MaxLog近似(也称为"minSum算法")来执行时检测第二最小值，其中，可按流水线结构来配置第一和第二最小值检测电路，从而在一个时钟中等效地执行近似计算。另外，该LDPC解码器可具有第一存储器，用于在迭代解码中的概率传播计算通过MaxLog近似(也称为"minSum算法")来执行时暂时存储变量节点的LLR;以及用于校验节点的第二存储器，用于保存根据权利要求7的第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号，其中对第一存储器的输入是通过基于由Tanner图基于根据权利要求7的第一最小值和第二最小值而确定的连接而被添加到第一存储器的保存值来顺序地执行的，第一存储器可根据权利要求2被分类成类别，为每个类别预先确定的加权可针对第一存储器的输出执行。该解码器可执行迭代解码，该迭代解码可包括将经加权的LLR和接收值LLR相加，然后减去通过由Tanner图基于作为第二存储器累积结果的第一最小值和第二最小值以及由模2相加导致的极性信号而确定的连接信息所选择的值，并且可再次执行MaxLog近似(也称为"minSum算法")。另外，可以在第一存储器输入上或者在返回到MaxLog近似(也称为"minSum算法")输出的路径上，而不是在第一存储器输出上，对每个类别执行加权。另外，由Tanner图确定的连接信息可以以索引形式保存测试矩阵中的1的位置。另外，该LDPC解码器可具有两个面的第一存储器，用于暂时保存变量节点的LLR，以及两个面的用于校验节点的第二存储器，用于保存第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号，其中当存储器之一被用作输出时，另一存储器被用作输入，并且存储器的输入和输出在迭代解码处理中的重复周期之间可被交替地切换。本发明的一种LDPC编码器被配置成特征在于具有装置1,用于通过对测试矩阵H的矩阵操作来产生矩阵A、B、T，该矩阵A、B、T具有由下式表示的上三角零矩阵的关系[式l]<formula>formulaseeoriginaldocumentpage16</formula>其中包括在对角线元素处具有"1"的下三角矩阵T;装置2，用于从上三角零矩阵产生由下式表示的矩阵F:[式2]<formula>formulaseeoriginaldocumentpage16</formula>其中，装置1和2是预先计算的离线过程，具有存储器1，用于以索引形式累积所得到的矩阵F中的元素1的位置；存储器2，用于存储信息比特序列S;第一行计数器；第一电路，用于通过取存储器2的输出的异或，来产生第一奇偶序列pl，存储器2还被存储器l输出的索引所寻址，存储器1被第一行计数器寻址；存储器3，用于通过取奇偶序列pl和从离线过程产生的矩阵B的乘积、取信息比特序列S与从离线过程产生的矩阵A的乘积，并且取乘积的异或，来存储由下式表示的序列[式3]<formula>formulaseeoriginaldocumentpage16</formula>存储器4，用于以索引形式累积从离线过程产生的矩阵T的元素1的位置；存储器5，用于存储第二奇偶序列p2;第二行计数器；第二电路，用于取存储器5的输出和存储器3的输出的异或以产生第二奇偶序列p2，并且写存储器4，存储器5还被存储器4输出的索引顺序地读取和寻址，存储器4被第二行计数器寻址，存储器3被第二行计数器寻址，存储器4被第二行计数器写入和寻址，其中编码处理是通过离线过程和第一和第二电路进行的在线过程来执行的。在这种情况下，用于存储第二奇偶序列p2的存储器5可包括数个镜像存储器，镜像存储器的数目等于矩阵T的行权重的数目，用于存储矩阵T的元素1的位置作为索引的存储器4被格式化成输出数个索引到单位地址，索引的数目等于行权重的数目，并且这些索引可被读取和寻址到每个镜像存储器，以同时对行权重执行异或。根据本发明的另一方面的一种LDPC解码器，使用利用变量节点和校验节点来表示代码的Tanner图，该LDPC解码器的特征在于包括第一变量节点存储器，包括多个存储体，用于逐类别地存储分类成类别的经历传播的对数似然比；第二变量节点存储器，包括多个存储体，用于逐类别地为多个类别中的每一个存储加权值；加权处理单元，用于根据经历传播的对数似然比，为第二变量节点存储器中存储的每个类别确定加权值；以及校验节点处理装置，用于从第一变量节点存储器和第二变量节点存储器中的每个类别的存储内容中，执行迭代解码中的概率传播计算，以输出到第一变量节点存储器和加权处理单元，作为经历传播的对数似然比。在这种情况下，校验节点处理单元中的迭代解码中的概率传播计算可通过MaxLog近似或minSum算法执行，并且加权值可根据属于每个类别的测试矩阵的列权重来确定。该LDPC解码器还可在多个类别内具有包括RA结构的类别，其中对于此类别的加权大于对于其他类别的加权。根据本发明的另一方面的一种LDPC解码器，是使用利用变量节点和校验节点来表示代码的Tanner图的LDPC解码器，该LDPC解码器的特征在于包括第一变量节点存储器，包括多个存储体，用于逐类别地根据测试矩阵的列权重，存储经历了分类成多个群组的传播的对数似然比；第二变量节点存储器，包括多个存储体，用于逐群组地为多个群组中的每一个存储加权值；加权处理单元，用于根据经历传播的对数似然比，为第二变量节点存储器中存储的每个群组确定加权值；以及校验节点处理装置，用于从第一变量节点存储器和第二变量节点存储，执行迭代解码中的概率传播计算，以输出到第一变量节点存储器和加权处理单元，作为经历传播的对数似然比。根据本发明的另一方面的一种LDPC解码器，是使用利用变量节点和校验节点来表示代码的Tanner图的LDPC解码器，该LDPC解码器的特征在于包括第一变量节点存储器，包括多个存储体，用于逐类别地存储分类成类别的经历传播的对数似然比；第二变量节点存储器，包括多个存储体，用于逐类别地为多个类别中的每一个存储加权值；加权处理单元，用于根据经历传播的对数似然比，为第二变量节点存储器中存储的每个类别确定加权值；以及.校验节点处理装置，用于从第一变量节点存储器和第二变量节点存储器中的每个类别的存储内容中，执行迭代解码中的概率传播计算，以输出到第一变量节点存储器和加权处理单元，作为经历传播的对数似然比，其中第一变量节点存储器中的存储体的数目可根据属于每个类别的测试矩阵的权重分布而改变，从而使得能够对第一变量节点存储器进行并行访问。在这种情况下，该LDPC解码器可包括具有FIFO功能的缓存电路，用于执行对第一变量节点存储器的并行访问。另外，校验节点处理装置可包括第一最小值电路，用于利用第一最小值检测器电路来检测第一最小值；以及第二最小值检测器电路，用于屏蔽与由第一最小值电路所检测的第一最小值相对应的输入，并且检测第二最小值，其中，第一和第二最小值电路可以流水线结构配置，并且可在一个时钟中等效地执行近似计算。另外，校验节点处理装置可包括第一存储器，用于暂时保存输出到第一变量节点存储器的分类成多个用于校验节点的第二存储器，用于保存第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号；基于由Tanner图基于第一最小值和第二最小值而确定的连接，可将对第一存储器的输入顺序地添加到第一存储器中的保存值；并且对于第一存储器输出可执行预先为每个类别确定的加权，并且执行迭代解码，该迭代解码包括将经加权的LLR和接收值LLR相加，然后减去由Tanner图基于作为第二存储器累积结果的第一最小值和第二最小值以及由模2相加导致的极性信号而确定的连接信息所选择的值，并且再次执行MaxLog近似或者"minSum算法"。另外，校验节点处理装置可包括第一存储器，用于暂时保存输出到第一变量节点存储器的分类成多个类别的并且输出到加权处理单元的对数似然比；以及用于校验节点的第二存储器，用于保存第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号；基于由Tanner图基于第一最小值和第二最小值而确定的连接，可将对第一存储器的输入顺序地添加到第一存储器中的保存值；并且可以对于第一存储器输出或者返回到MaxLog近似或minSum算法输出的路径执行预先为每个类别确定的加权，并且执行迭代解码，该迭代解码包括将经加权的LLR和接收值LLR相加，然后减去由Tarmer图基于作为第二存储器累积结果的第一最小值和第二最小值以及由模2相加导致的极性信号而确定的连接信息所选择的值，并且再次执行MaxLog近似或者"minSum算法"。在这种情况下，由Tanner图确定的连接信息可以索引形式保存测试矩阵中的l的位置。另外，第一变量节点存储器和第二变量节点存储器，以及第一存储器和第二存储器可以是这样的当其中任何一个被用作输出时，另一个被用作输入，并且输入和输出在迭代解码中的重复周期之间被交替地切换。根据本发明的另一方面的一种LDPC编码器，其特征在于包括第一装置，用于通过预先计算的离线过程，通过对测试矩阵H的矩阵H=操作，来产生矩阵A、B、T，该矩阵A、B、T具有由下式表示的上三角零矩阵的关系[式4]、BT_CDE其中包括在对角线元素处具有"1"的下三角矩阵T;第二装置，用于通过预先计算的离线过程，从上三角零矩阵产生由下式表示的矩阵F:[式5]F=l—ET1B+D厂IET1A—Crl，一l第一存储器，用于以索引形式累积由第一装置和第二装置产生的矩阵F中的第一元素的位置；第二存储器，用于存储信息比特序列S;第一行计数器；第一电路，用于通过取第二存储器的输出的异或，来产生第一奇偶序列pl，第二存储器被第一存储器输出的索引所寻址，第一存储器被第一行计数器寻址；第三存储器，用于存储通过取奇偶序列pl和由离线过程产生的矩阵B的乘积、取信息比特序列S与由离线过程产生的矩阵A的乘积，并且取乘积的异或，来得到的由下式表示的序列[式6]Asr—Bp第四存储器，用于以索引形式累积矩阵T的第一元素的位置；第五存储器，用于存储第二奇偶序列p2;第二行计数器;以及第二电路，用于取第五存储器的输出和第三存储器的输出的异或以产生第二奇偶序列p2，并且写第五存储器，第五存储器被第四存储器输出的索引顺序地读取和寻址，第四存储器被第二行计数器寻址，第三存储器被第二行计数器寻址，第五存储器被第二行计数器写入和寻址，其中编码处理是通过离线过程和第一和第二电路进行的在线过程来执行的。在这种情况下，用于存储第二奇偶序列p2的第五存储器可包括数个镜像存储器，镜像存储器的数目等于矩阵T的行权重的数目，并且用于存储矩阵T的元素1的位置作为索引的第四存储器被格式化成输出数个索引到单位地址，索引的数目等于行权重的数目，并且这些索引被读取和寻址到每个镜像存储器，以同时对行权重执行异或。本发明的LDPC解码器可校正对于不同类别来说不同的LLR的概率分布的偏差，以提高性能，因为在Tanner图中每个节点可被分类成多个类别，并且在迭代解码中的概率传播计算中，可以对于经历传播的对数似然比(以下縮写为"LLR")，执行为每个类别预先确定的加权。另外，由于迭代解码中的概率传播计算可以是MaxLog近似(或minSum算法)，并且可以根据属于每个类别的测试矩阵的列权重来确定加权值，因此本发明的LDPC解码器可根据列权重的差异来校正LLR，以提高性能，其中列权重的差异是LLR的概率分布偏差的原因。另外，该LDPC解码器在Tanner图中的多个类别内具有RA结构(这是重复累积结构的縮写，也被称为"Z字形结构")的类别，其中该类别的加权可大于其他类别的加权，从而使得本发明的LDPC解码器可通过引入RA结构而有效地改进特性，校正与具有大偏差的LLR的其他类别的差异，并且进一步提高性能。另外，在LDPC编码方案中的Tanner图中，可根据其测试矩阵的列权重而将形成图的一部分的每个节点分类成多个群组，并且在迭代解码中的概率传播计算中，对于经历传播的对数似然比(以下縮写为"LLR")，执行为每个群组确定的加权，从而使用本发明的LDPC解码器可逐群组地统一偏差，可利用适当的加权进行校正，并且可具有提高性能的效果。另外，在LDPC编码方案中的Tanner图中可将每个节点分类为多个类别，并且根据属于每个类别的测试矩阵的权重分布，改变用于存储经历传播的对数似然比(LLR)的划分的存储体的数目，使得能够对对数似然比进行并行访问，从而使得本发明的LDPC解码器可通过对存储体的适当划分来有效地实现具有低复杂度的高效快速操作。另外，在LDPC编码方案中的Tanner图中，每个节点可被分类成多个类别，并且具有这样的结构，该结构根据属于每个类别的测试矩阵的权重分布，改变用于存储经历传播的对数似然比(LLR)的划分的存储体的数目的结构，其中对对数似然比的并行访问通过具有FIFO功能的缓存电路执行，从而使得本发明的LDPC解码器即使在访问暂时集中的情况下也可取平均，通过增大划分的存储体的数目并减小芯片上总线的数目来减小LSI的芯片面积，并且降低成本。另外，本发明的LDPC解码器还具有第二最小值检测器电路，用于利用第一最小值检测器电路检测第一最小值，屏蔽与所检测到的第一最小值相对应的输入，并且在迭代解码中的概率传播计算通过MaxLog近似(也称为"minSum算法")来执行时检测第二最小值，其中，可按流水线结构来配置第一和第二最小值检测电路，从而在一个时钟中等效地执行近似计算，从而使得能够在小电路规模中有效地实现快速操作。另外，本发明的LDPC解码器具有第一存储器，用于在迭代解码中的概率传播计算通过MaxLog近似(或者所谓的"minSum算法")来执行时暂时存储变量节点的LLR;以及用于校验节点的第二存储器，用于保存根据权利要求7的第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号，其中对第一存储器的输入是通过基于由Tanner图基于第一最小值和第二最小值而确定的连接而被添加到第一存储器的保存值来顺序地执行的，第一存储器可被分类成类别，为每个类别预先确定的加权可针对第一存储器的输出执行。由于该解码器可实现迭代解码，其中该迭代解码可包括将经加权的LLR和接收值LLR相加，然后减去通过由Tanner图基于作为第二存储器累积结果的第一最小值和第二最小值以及由模2相加导致的极性信号而确定的连接信息所选择的值，并且然后包括再次执行MaxLog近似(或者所谓的"minSum算法")，因此，通过适当的加权校正，有效地增大了利用小存储器配置和近似的帮助实现的电路规模减小效果，并且增大了速度和性能。此外，由于本发明的LDPC解码器考虑了在第一存储器输入上或者在返回到MaxLog近似(或者所谓的"minSum算法")输出的路径上而不是在第一存储器输出上对每个类别执行的加权，因此在设计LDPC解码器时有效地提供了自由度。另外，由于由Tanner图确定的连接信息采取以索引形式保存测试矩阵中的1的位置的形式，因此本发明的LDPC解码器利用小存储器容量有效地保存了连接形式，并且减小了电路规模。另外，本发明的LDPC解码器可具有两个面的第一存储器，用于暂时保存变量节点的LLR，以及两个面的用于校验节点的第二存储器，用于保存根据权利要求7的第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号，其中当存储器之一被用作输出时，另一存储器被用作输入，并且存储器的输入和输出在迭代解码处理中的重复周期之间可被交替地切换，因此速度可增大两倍，并且能够高效地使用存储器。另外，本发明的一种LDPC编码器具有装置1，用于通过对测试矩阵H的矩阵操作来产生矩阵A、B、T，该矩阵A、B、T具有由下式表示的上三角零矩阵的关系-[式7〗<formula>formulaseeoriginaldocumentpage23</formula>其中包括在对角线元素处具有"1"的下三角矩阵T;装置2，用于从上三角零矩阵产生由下式表示的矩阵F:[式8]<formula>formulaseeoriginaldocumentpage23</formula>其中，装置1和2是预先计算的离线过程；存储器1，用于以索引形式累积所得到的矩阵F中的元素1的位置；存储器2，用于存储信息比特序列S;第一行计数器；第一电路，用于通过取存储器2的输出的异或，来产生第一奇偶序列pl，存储器2还被存储器1输出的索引所寻址，存储器1被第一行计数器寻址；存储器3，用于通过取奇偶序列pl和从离线过程产生的矩阵B的乘积、取信息比特序列S与从离线过程产生的矩阵A的乘积，并且取乘积的异或，来存储由下式表示的序列[式9]-A.sr-Bp,;存储器4，用于以索引形式累积从离线过程产生的矩阵T的元素1的位置；存储器5，用于存储第二奇偶序列p2;第二行计数器；第二电路，用于取存储器5的输出和存储器3的输出的异或以产生第二奇偶序列p2,并且写存储器4，存储器5还被存储器4输出的索引顺序地读取和寻址，存储器4被第二行计数器寻址，存储器3被第二行计数器寻址，存储器4被第二行计数器写入和寻址，其中编码处理是通过离线过程和第一和第二电路进行的在线过程来执行的，.从而使得该LDPC编码器有效地保持稀疏测试矩阵的有效性，并且可以利用由于简单的异或操作所引起的小存储器容量和小电路规模来有效地实现编码处理。另外，由于用于存储第二奇偶序列p2的存储器5包括数个镜像存储器，镜像存储器的数目等于矩阵T的行权重的数目，用于存储矩阵T的元素1的位置作为索引的存储器4被格式化成输出数个索引到单位地址，索引的数目等于行权重的数目，并且这些索引可被读取和寻址到每个镜像存储器，以同时对行权重执行异或，因此本发明的LDPC编码以高速有效地执行编码处理。本发明的LDPC编码方案计算在被称为"Tanner图"的两部分图上的概率传播，该Tanner图是完全不同于专利文献1中公开的turbo码的编码结构，从而执行了迭代解码处理。在迭代解码中的概率传播计算中，将形成Tanner图的一部分的节点分类成多个类别，并且对经历传播的对数似然比执行预先独立地为每个分类的类别确定的加权，这构成了本发明。这样，不仅消除了误差平台，而且实现了更高的性能。由于本发明利用MaxLog近似(minSum算法)来分析非线性处理，因此"对称条件"的关系不再被保持，从而使得本发明的方法必须被使用。本发明是LDPC编码方案的编码器和解码器，并且不要求保护其分析方法。另外，作为本发明的理论基础的该分析方法不同于专利文献3，并且专利文献3中公开的分析方法无法分析本发明的编码方案。发明效果如上所述，根据本发明的LDPC编码方案的编码器和解码器可提供能够在通信(例如移动通信)领域中的可行的电路规模中实现更高性能、更高速度和效率的手段。为此，Tanner图的每个节点被分类成多个类别，处理规模通过低权重分布而得以减小，并且电路规模的巨大减小通过Min(Max)Log区域的大胆近似而不是和积而得以实现，并且本发明可提供能够实现更高性能、更高速度和效率而不会引起性能的恶化的手段。另外，本发明可提供一种解码器，其利用具有低权重分布的测试矩阵实现了更高的性能、更高的速度和效率，而编码也可受益于具有低权重分布的测试矩阵，并且可提供能够实现以高速工作的体系结构的手段。图1是示出根据本发明的LDPC编码方案的解码器的实施例的图。图1A是示出图l所示的解码器的具体电路配置的图。图2是示出根据本发明的LDPC编码方案被分类成类别的Tanner图(插口(socket)模型)的示例的图。图3是示出根据本发明的LDPC编码方案被分类成类别的测试矩阵的示例的图。图4是示出根据本发明的LDPC编码方案被分类成类别的变量节点和校验节点的加权分布的示例的图。图5是示出MonteCarlo仿真的误比特率特性的图，其中示出了根据本发明的LDPC编码方案的用于对每个类别进行权重的方案的效果。图6是示出使用传统的单加权方案时MonteCarlo仿真的误比特率特性的图。图7是示出由校验节点处理中的双曲正切规则近似的电路以及从中简化而来的Min(Max)Log区域的图。图8是示出根据本发明的LDPC编码方案的编码器体系结构的第一电路的图。图9是示出根据本发明的LDPC编码方案的编码器体系结构的第二电路的图。图10是示出使根据本发明的LDPC编码方案的编码器体系结构的第二电路加速的电路的图。标号描述101用于存储变量节点LLR的存储器102用于存储变量节点LLR的存储器103加权处理单元104减法器105校验节点处理单元106校验节点存储器107加权处理单元801第一存储器802第二存储器803第一行计数器804异或805延迟元件806用于奇偶序列pl的存储器卯l第三存储器902第四存储器903第五存储器904行计数器905异或906延迟元件1001第三存储器1002第四存储器1003第五存储器1003-1,2镜像存储器1004第二行计数器1005异或具体实施方式接下来，在参考式子和附图描述本发明的实施例之前，首先将描述作为本发明背景的分析，以及密度演化(以下縮写为"DE")的分析结果，所述DE中包括由MaxLog近似(也称为"minSiim算法")导致的非线性处理。首先，将描述利用高斯近似(以下縮写为"GA")的普通DE和包括非线性处理的DE。普通GA是通过在利用和积的迭代解码处理的前提下，跟踪将被传播的LLR的均值来执行的。具体而言，对于列权重i的符号Vi，其均值mv>i为[式10]<formula>formulaseeoriginaldocumentpage27</formula>1)假定在总体平均中，当变量节点的阶数分布由下式表达时[式11]<formula>formulaseeoriginaldocumentpage27</formula>得出以下关系[式12]<formula>formulaseeoriginaldocumentpage27</formula>(2)在这里，利用后面描述的方差，以及均值的条件:[式13]<formula>formulaseeoriginaldocumentpage28</formula>[式14]<formula>formulaseeoriginaldocumentpage28</formula>----------------------(3)使用满足下式的$(X):[式15]<formula>formulaseeoriginaldocumentpage28</formula>[式16]<formula>formulaseeoriginaldocumentpage28</formula>因此，得出以下关系。[式17]<formula>formulaseeoriginaldocumentpage28</formula>(5)另外，根据和积解码方法中的"tanh规则"，具有行权重j的符号Uj的均值muj为[式18]<formula>formulaseeoriginaldocumentpage28</formula>(6)假定校验节点的阶数分布由下式表达-[式19]出得<formula>formulaseeoriginaldocumentpage29</formula><formula>formulaseeoriginaldocumentpage30</formula>(9)迭代解码过程中的平均行为可由以上式(9)看出，该式(9)是在预先给定的阶数轮廓下的递归式。在时间上发展至无穷大则得出无误差操作，而在中间停止的发展则不能得出无误差操作。其间的边界被称为重复阈值(Threshold)，并且与平均的接收LLR值相对应的Eb/No:[式28]是实现无误差操作所需的水平。在这里，用于跟踪上述式子的发展过程的参数可以只是一个变量。这可以从下面这个容易理解的示例中看出来。现在假定在行权重dc的情况下考虑双曲正切规则<formula>formulaseeoriginaldocumentpage30</formula>以使得必须考虑期望值，对于左侧的随机变量u的统计性质(方差卯2和均值mu)，和右侧的随机变量的统计性质(方差(JvS和均值mv):[式30]<formula>formulaseeoriginaldocumentpage31</formula>并且对于指数表示的tanh，以下列方式看到了非积分项:[式36]<formula>formulaseeoriginaldocumentpage32</formula>上述式子中最后的元素<formula>formulaseeoriginaldocumentpage32</formula>被省略，因为它不包括积分变量，而是固定的值，并且剩余的非积分函数由下式表达<formula>formulaseeoriginaldocumentpage32</formula>----------------------(15)此函数的对称函数由下式表达<formula>formulaseeoriginaldocumentpage32</formula>可以理解非积分函数[式41]是奇函数。因此成立[式42]J—00在满足任意.[式43]<formula>formulaseeoriginaldocumentpage32</formula>(a2=2附)的GA中，[式44]<formula>formulaseeoriginaldocumentpage33</formula>----------------------(17)因此，式(10)中的方差的第一项为[式45]<formula>formulaseeoriginaldocumentpage33</formula>----------------------(18)因此，式(10)中的方差为:[式46]<formula>formulaseeoriginaldocumentpage33</formula>----------------------(19)接下来，利用左侧的随机变量u的统计性质(方差cr^和均值mu)，考虑左侧的方差[式47]<formula>formulaseeoriginaldocumentpage33</formula>----------------------(20)最终，由于根据[式48]<formula>formulaseeoriginaldocumentpage33</formula>左侧和右侧之间的关系为:[式49]<formula>formulaseeoriginaldocumentpage34</formula>两侧的统计性质(方差cn^和均值mu)和(方差(T一和均值mv)能够保持平衡状态，其满足[式50](i一(K柳"))一(i一小(附"))2。<formula>formulaseeoriginaldocumentpage34</formula>换言之，具有成立此条件的统计性质(方差cr^和均值mu)的u是输出。另一方面，对于平均值，在不与以下结果相矛盾的情况下看是否保持该状态[式5]<formula>formulaseeoriginaldocumentpage34</formula>当然，左侧为:[式53]<formula>formulaseeoriginaldocumentpage34</formula>因此，从均值的观点来看，两侧的统计性质(方差(7112和均值mu)和(方差(7一和均值mv)能够保持平衡状态，其满足<formula>formulaseeoriginaldocumentpage34</formula>)考察式(21)和式(22)之间的关系，例如，当利用满足式(22)的关系的条件来计算式(21)左1[式55]<formula>formulaseeoriginaldocumentpage35</formula>从该式可以了解到，式(21)和式(22)的关系，即均值和方差之间的关系，是没有矛盾地成立的。换言之，即使只利用均值的踪迹，均值的踪迹及其在双曲正切规则中的方差也会同时跟踪方差，只需要观察一个变量。由于此关系将随机变量看作彼此独立的，因此对于取决于$(*)而不同的统计环境的随机变量，它也能成立。因此，对于如下所示的被分类成类别的Tanner图，它能够被按原样使用。下面，在分类成类别的Tanner图中注记(note)GA。在传统的奇异LDPC的GA中，所有的LLR都以总体平均形式被当作单个均值处理。在分类成类别的Tanner图中，每个类别被总体平均，使得详细且正确的过程能够被相应地评估。具体而言，从变量节点到校验节点的消息和从校验节点到变量节点的消息被逐类别地分开考虑。现在假定类别数目为ne，并且以类别i的一个区域的分支外出的方向和以类别i的(di-1)分支进入的方向，类别j(3)的分支dj连接到校验节点(变量节点)。考虑这个状态下的GA。虽然通过SmnProduct进行的每个更新过程的均值被跟踪，但考虑是逐类别地分开进行的，并且向量表示被用于阶数[式57]其是为每个<formula>formulaseeoriginaldocumentpage35</formula>而收集的。换言之，对于消息V(i)d，具有任意阶数d的类别i中的列权重dj的均<formula>formulaseeoriginaldocumentpage36</formula>由于类别i中的分支的总数为-IXd.—0因此，连接到任意选择的阶数的节点的分支的比例<formula>formulaseeoriginaldocumentpage37</formula>最终为<formula>formulaseeoriginaldocumentpage37</formula>因此，考虑到类别i中的总体平均，得出以下关系:<formula>formulaseeoriginaldocumentpage37</formula>在这里，使用牵(x)，[式66]<formula>formulaseeoriginaldocumentpage37</formula>因此，得出以下关系<formula>formulaseeoriginaldocumentpage37</formula>以类似的方式，假定类别j(3)的dj分支以类别i的(di-l)分支进入的方向连接，因为考虑是逐类别地分开进行的，因此向量表示被用于阶[式69]其是对每个[式68]vbd(/.e.0.5，0.3,0.2,0.2)而收集的。在具有任意阶数d的类别i内，列权重di的LLRU(i)d的均值:[式70]为<formula>formulaseeoriginaldocumentpage38</formula>(28)其中在sumProduct中使用了"tanh规则[式73]<formula>formulaseeoriginaldocumentpage38</formula>在这里，以下关系<formula>formulaseeoriginaldocumentpage38</formula>被用于注记在类别i的分支内连接到任意选择的阶数的节点的分支的比[式72]由于类别i中的分支的总数为[式74]d《#0因此，连接到任意选择的阶数的节点的分支的比例:d=(《,rf"、《)为《Md—《Mdd一0因此，假定类别i中的总体平均，得出以下关系:[式77]在这里，使用牵(x)，[式78]五tanh乂2根据以上式子，乂」=1-小(挑(/)<formula>formulaseeoriginaldocumentpage40</formula>此外，利用前述<formula>formulaseeoriginaldocumentpage40</formula>对于分类成类别的Tanner图中的GA，得出以下递归式[式84]y<formula>formulaseeoriginaldocumentpage41</formula>----------------------(32)在预先给定的阶数轮廓下:<formula>formulaseeoriginaldocumentpage41</formula>----------------------(33)在利用递归式(32)的迭代解码过程中，可以看到平均行为。当均值从一次重复到另一次重复发展到无穷大时，可实现误差操作，而当发展停止在中间时，则无法实现无误差操作。其边界被称为重复阈值(Threshold)，并且此时与通信路径LLR平均m(i)uoi-l-rie相对应的Eb/No是实现无误差操作所需要的水平。另外，在上述式子中，成立了[式86]<formula>formulaseeoriginaldocumentpage42</formula>(34)前述是使用了基于sumProduct的双曲正切规则的情况，其中即使在迭代解码处理中，也能没有矛盾地成立式(21)和式(22)的关系，即均值和方差之间的关系。换言之，这是可以只观察一个变量的情况，因为在双曲正切规则中均值的踪迹及其方差是这样的即使只有均值的踪迹也能同时跟踪方差。但是，在包括由于MaxLog近似(或者所谓的"minSum算法")而导致的非线性处理的GA的情况下，式(21)、式(22)的关系不再成立，从而无法获得只利用均值的踪迹就能同时跟踪方差的优点。因此，在迭代解码处理期间跟踪均值和方差两者，并且根据SNR是否充分增长来作出确定。如果SNR在中间停止增大，则性能较差。参考边界处与通信路径LLR平均m(i)uoi^-rie相对应的Eb/N。来确定必要水平。为此，必须找出MaxLog近似(或者所谓的"minSum算法")中的概率分布。下面，将描述概率分布，给出行权重为4的示例。由于行权重为4，dc-l=3，因此将为三个变量找出概率分布。现在假定在行方向上的处理，每个节点处的对数似然比被标记为LLR。因此，LLR由dc-l个独立随机变量确定，除了要估计的节点的数目之外，并且这些随机变量在下式中以向量表示法来表示[式87]<formula>formulaseeoriginaldocumentpage43</formula>并且相应的概率密度函数表示为[式88]<formula>formulaseeoriginaldocumentpage43</formula>其中mj是均值，一j是方差。另外，概率函数的定义如下。对于[式89][式90]<formula>formulaseeoriginaldocumentpage43</formula>具体而言，[式91]<formula>formulaseeoriginaldocumentpage43</formula>和[式92]<formula>formulaseeoriginaldocumentpage43</formula>表示具有等于或大于x的量值的随机变量[式93]<formula>formulaseeoriginaldocumentpage43</formula>当其为正和负时。为了找出作为LLR的概率密度分布(pdf)的QiXx)，计算累积概率分布(cdf)。对于[式94]<formula>formulaseeoriginaldocumentpage43</formula>成立[式95〗<formula>formulaseeoriginaldocumentpage44</formula>，具体而言，当所有[式96]都等于或大于[式97〗<formula>formulaseeoriginaldocumentpage44</formula>时，[式98]<formula>formulaseeoriginaldocumentpage44</formula>也等于或大于[式99]<formula>formulaseeoriginaldocumentpage44</formula>因此，即使由[式100]<formula>formulaseeoriginaldocumentpage44</formula>近似的负区域中的最小值(Z中奇数个负值)[式101]min{^}辆足-[式102]<formula>formulaseeoriginaldocumentpage44</formula>使得-[式103]<formula>formulaseeoriginaldocumentpage45</formula>成立，使得区域中的所有事件由下式定义[式104]《Z中奇数个负值，并且C被包括在[式105]<formula>formulaseeoriginaldocumentpage45</formula>相反，除非所有[式106]-Zj都不等于或大于[式107]/等于或小于[式108]/的事件必定存在，因此它们不被包括在[式109]<formula>formulaseeoriginaldocumentpage45</formula>因此，具有行权重4和三个变量的累积分布FL(1)为:[式110]在/<0A(/)=Pr(l</)，mpO").一+(l/l,m2,cr).^(/,附3,cr23)2l乂r+'+^_(|/,m3，cr23)'^(l/l,m"cr),m2,cr22),m!,cr》.0—(/,m2,cr2).^—(/,m3,cr3)36)因此，通过用l来对上述式(36)的L的累积概率分布(cdf)进行微分，来要找出的L的概率密度分布Ql(1):[式111]在/<0込(7)二^Oi,w"a2》—+(|/|,m2,o"22).0+(|/|,w3，cr23)+0_(|/|，w！,cr气).&(—z2,m2，cr22)—+(|/|,m3，CT23)+么(|/|,m！，o"2！X(|/|,w2,cr22).&(—z3,m3,cr23)+0,附2,0"22)卡+(/,附1,°"21)—+(/,m3,°"23)+^_(/，m2,0"22).JPZi(-z1，m1,cr21).^(/,m3,cj23)+^一(/,m2,O"22).0+(/,m,).i^(-Z3,CT23)+JPZ303，m3,cj23)K/,m1，cr21)K/,m2,o"22)+^_(/，附3,0"23).尸21(—Zi,mpO"2X(/l，m2,(722)+^_(/,m3,cr23)K/,m!，o"2》.S2(—z2,m2,cr22)+jPz(z1,m1,cr21).^—(/，m2,cr22).0—(/,m3，cr23)+^一(/,t^,cj2》-尸02,m2,cr22)——(|/|,m3,o"23)+么(|/|,附i,(j)么(|/|,m2,cr22)'&(z3,m3，o"23)----------------------(37)在1>0时发现相同的结果，这里省略。根据式(37)，可以利用下式计算MaxLog近似(也称为"minSum算法")的均值[式112]<formula>formulaseeoriginaldocumentpage47</formula>----------------------(38)另一方面，方差可由下式计算-[式113]----------------------(39)将此代入式(32)中，产生包括由于MaxLog近似(或者所谓的"minSmn算法")而导致的非线性处理的、分类成类别的Tanner图中的GA。利用GA搜索最佳加权的结果将在下面的示例中示出。示例多变量多项式[式114]<formula>formulaseeoriginaldocumentpage47</formula>----------------------(40)所实现的插口模型在图2中示出；测试矩阵在图3中示出；对应表在图4中示出。此示例被称为"多类型"，其中对于每种类型提供了类别。从上述式(40)的多项式中可以了解到，图2至4中的插口模型等等是具有行权重4的单个行权重。利用包括由于MaxLog近似(或者所谓的"minSum算法")而导致的非线性处理的、在本示例中分类成类别的Tanner图中的GA来搜索最佳加权。与加权相对应的位置如图1中方框图所示。具体而言，这被配置为使每个不同的类别被独立地加权。对于图上相应位置的加权展示出最高性能的值被按以下方式写在下表的左侧[表l]<table>tableseeoriginaldocumentpage48</column></row><table>加权系数如该结果所示，在具有RA结构的列权重2中，0.98处的加权最高，其他的大约在0.58至0.62的范围内。推测起来，这是因为具有RA结构的类别中的节点被给予了来自其他较高的列权重的可靠度高的LLR，而非RA结构的类别中的节点被给予了来自从RA结构而来的较低的行权重的可靠度低的LLR，因此具有RA结构的类别的权重较重，而其他类别的权重较轻。虽然已知当MaxLog近似(或者所谓的"minSum算法")被用于未分类成类别的Taimer图中时通过加权进行了校正，但是这对所有节点执行了单一加权。或者，加权是在关注行权重而不是列权重的情况下执行的。另一方面，应当注意，本发明在关注列权重的情况下执行加权。例如，假定在关注行权重的情况下执行加权，则在上述示例中所有行权重都为4，导致同一加权值。尽管如此，通过逐类别地改变权重(这相对于以前是一个重大差异)，表现出了特性的改进，这是由在上述类别化状态下尝试包括非线性处理的DE的本发明首次阐释的，并且本发明是基于此分析结果来进行的。基于前述结果，使用实际MaxLog近似，利用LDPC解码器执行的MonteCarlo仿真的结果在图5中示出。在图5中，左侧的线表示使用和积的特性，右侧的线表示使用MaxLog近似(或者所谓的"minSum算法")的特性。在此条件下使用的加权如下[表2]<table>tableseeoriginaldocumentpage49</column></row><table>加权系数在最后的MonteCarlo仿真中，具有RA结构的、列权重为2的位置处的加权也是对于0.9999最高，其他的呈现0.58至0.69范围内的值，如以上结果所示。可以理解，即使由于要优化的若干个对象的操作点不同而引起值的轻微偏移，也会看到相同的趋势。另一方面，图6示出了利用在其他方面具有完全相同内容的所有传统节点执行单一加权并且执行MonteCarlo仿真的方法来优化加权系数的结果。在此情况下使用的加权系数的表在下面示出。[表3]<table>tableseeoriginaldocumentpage49</column></row><table>加权系数从图6的特性可见，使用MaxLog近似(或者所谓的"minSum算法")'的右侧线不能只以单个加权系数来使用，因为会发生误差平台。前述是作为本发明的基础的分析结果，并且表明逐类别的加权对于采用通过分类成类别的Tanner图进行的MaxLog近似(或者所谓的"minSum算法")的解码器来说是有效的。下面，将参考图1描述本发明的一个实施例。图l是示出利用通过分类成类别的Tanner图进行的MaxLog近似(或者所谓的"minSum算法")来逐类别地执行加权的解码器的配置，图1A是示出其具体电路配图1所示的解码器包括存储器100，其包括变量节点存储器101和102;加权处理单元103、107;减法器104;校验节点处理单元105;以及校验节点存储器106。用于存储变量节点的变量节点存储器101和102在使用时分别被切换到输出和输入，并且它们的内部根据Tanner图中的类别划分被划分成存储体(未示出)。另外，提供用于存储接收值LLR的区域，并且负责变量节点输出的输出部件将接收值LLR添加到变量节点，并在其输出变量节点时输出结果。在下面的描述中，基于变量节点存储器101和102当前分别被用于输出和输入这一假定来进行描述。对于从存储着MaxLog近似(或者所谓的"minSum")的第一最小值、第二最小值、由模2相加导致的极化信号以及最小值的位置的校验节点存储器106生成的值，即变量节点LLR:[式115]<formula>formulaseeoriginaldocumentpage50</formula>通过进行由下式所表示的选择和极化，对应于某个类别，以前述方式输出的变量节点LLR被加权处理单元103加权[式116]<formula>formulaseeoriginaldocumentpage50</formula>并且在用于输出与加权处理单元103相同的加权值的加权处理单元107的输出值被减法器104减去之后，以前述方式输出的变量节点LLR被输出到校验节点处理单元105。校验节点处理单元105检测MaxLog近似(或者所谓的"minSmn")的第一最小值、第二最小值、由模2相加导致的极化信号以及最小值的位置。校验节点处理单元105的具体电路配置在图7中示出。如图7(a)所示，双曲正切规则通过在Min(Max)Log区域中的近似自满而实现。在这里，校验节点处理中的消息更新准则被称为"双曲正切规则"，并且在并行配置中被流水线化，如图7(b)所示，使得平均起来操作在一个时钟中完成。电路操作在树配置中执行最小值检测(min)，并且在最小值已被标记的情况下执行第二最小值检测(Sub-min)。通过两步的操作，所有处理都在一个时钟中等效地完成，因为它们被流水线化了。应当注意，图中省略了流水线的F/Fs，因为不然的话它们会导致复杂。返回图1，在该校验节点处理被校验节点处理单元105执行之后，所得到的值(min、Sub-min、作为由模2相加导致的极性信号的符号，以及关于最小值的位置的位置指示)被存储在校验节点存储器106中。校验节点存储器106包括两个存储器单元，它们像存储器100那样被用作输入或输出，并且将校验节点处理单元105的处理所产生的值存储在输入存储器单元中。另外，同时，LLR，即通过使用它们进行选择和极化而得出的式(41)中的u的值被存储在变量节点存储器102中。在这种情况下，在被存储在变量节点存储器102中之前，预先逐类别地确定的加权在加权处理单元103中执行。对于这一点，虽然在此框图中加权处理是在存储时执行的，但是加权处理也可在接收值LLR在作为输出的变量节点存储器101中被添加之前执行，或者加权处理可以在输出时在校验节点处理单元105中执行。在下一周期中，配置被切换，使得这一次变量节点存储器102是输出，而变量节点存储器101是输入。虽然为了避免复杂在图中进行了省略了，但加权处理单元103也适合于作用于作为输入的变量节点存储器101。同样，两部分配置中的校验节点存储器106也在输入和输出之间切换，并且用于在不同周期之间交替地重复切换存储器的输入和输出的处理一直被执行，直到达到预先确定的重复次数。在根据类别中的权重分布逐类别地划分的存储体内，按照存储体进一步划分对这些存储器的访问，以使得处理并行地进行。另外，由于存储器访问操作是在考虑到由于每个类别中的权重分布关系引起在某个时刻并行访问暂时集中的情形的同时，通过具有FIFO功能的缓存电路执行的，因此由平均作用来完成所划分的存储体数目的增加和芯片上总线数目的减少。另外，在图中虽然没有具体描述，但由Tanner图所确定的连接信息具有以索引形式保存测试矩阵中l的位置的存储器，并且LLR连接控制是利用较小的存储器容量来进行的。另外，从图2、3、4可以了解到，在本示例中，类别和列权重之间的关系基本上对应。具体而言，虽然可以不考虑列权重地、通过类别化来自由确定加权，但是像本示例一样，在类别中也可包括基于列权重的分组。以上参考图1描述了解码器的体系结构。接下来，将描述根据本发明的编码器。由低阶轮廓确定的测试矩阵H涉及少量的用于解码的处理，并且适合于较低的复杂度，因为它是稀疏矩阵。但是，由于几乎可以肯定与稀疏的测试矩阵H相对应的生成矩阵G不是稀疏矩阵，因此相对于解码处理来说，编码处理是不可忽略的。但是，已知一种计算方法，其在使用此稀疏测试矩阵的同时生成代码。因此，将参考附图描述允许速度增大并且处理规模较小的体系结构。本发明的编码处理操作包括用于预先执行计算(预计算)的离线过程(Offlineprocess)，和基于硬件的在线过程(Onlineprocess)。预先执行的离线过程执行矩阵变换，同时保持测试矩阵的稀疏性。另一方面，基于硬件的在线过程基于四个矩阵A、B、T和F以高速执行编码处理操作，该四个矩阵是在维持测试矩阵的稀疏性的同时创建的。(1)预计算(Offlineprocess)下面的上三角零矩阵H是通过测试矩阵的行切换和列切换而产生的[式117]<formula>formulaseeoriginaldocumentpage53</formula>(42)其中T是在对角线元素处具有"1"的下三角矩阵，并且被乘以[式118]<formula>formulaseeoriginaldocumentpage53</formula>----------------------(43)其来自以下矩阵的左结果-[式119]ABT一E.T，A+C—E.T*B+D0----------------------(44)在这里，作为编码器输出的码字按下面的方式以向量表示法来表示[式120]X=[sPip2]在向量中的相同向量中，s表示信息比特序列，pl、p2分别表示奇偶比特序列。由于由[式121]HX=0表示的关系存在于码字向量X和以下测试矩阵H之间[式122]ABT一ET1A+C-ET1B+D0P20(45)由此得出以下关系:单向阀4、液控变量马达、单向节流阀一3、电磁换向阀9回到油箱。先导油路压差控制比例节流阀7与固定阻尼器8—起构成一个液压半桥，控制液控变量马达的控制口l压力。单向节流阀二6的入口压力作用于压差控制比例节流阀7的阀芯右侧控制腔面积，同时，单向节流阀二6的出口压力^2作用于压差控制比例节流阀(7)的阀芯左侧控制腔面积。单向节流阀二6的进出口压差A;^^-^2使压差控制比例节流阀7的阀芯向左运动，压差控制比例节流阀7的阀芯左侧安装复位弹簧，该弹簧的预紧力使阀芯向右运动。平衡状态下，弹簧的预紧力与单向节流阀二6的进出口压差所形成的等效推力大小相等、方向相反。液控单向阔4的先导控制压力来自电磁换向阀9的A路，此工况下，压力油按单向节流阀二6的正方向进入液控变量马达的B路，与其先导控制油压力无下放负载主油路电磁换向阀9工作于左位。高压油经电磁换向阀9、单向节流阀一3、、液控单向阀4、单向节流阀二6、电磁换向阀9回到油箱。先导油路此时，单向节流阀二6的进出口压差Ap二p1-户2=0，故作用于压差控制比例节流阀7的阀芯上的液压力和弹簧力方向均向右，则压差控制比例节流阀7始终处于关闭状态，液控变量马达的先导控制压力为零，液控变量马达的排量保持在最大状态。<formula>formulaseeoriginaldocumentpage55</formula>(49)据此得出以下关系[式128]<formula>formulaseeoriginaldocumentpage55</formula>以上式子中的处理都在GF(2)上执行，并且矩阵T是下三角矩阵，并且还是稀疏矩阵。此外，由于A和B都是稀疏矩阵，因此它们可以由如图9所示的简单电路来实现。在图9中，第三存储器901存储以下两个乘积之和按式(47)由离线过程产生的奇偶序列pi与由上述离线过程产生的矩阵B的乘积，以及上述信息比特序列S和由离线过程产生的矩阵A的乘积[式129]并且第四存储器902累积由离线过程产生的矩阵T中元素"1"的位置，作为索引。第五存储器903是存储第二奇偶序列p2的存储器，并且使用由第二行计数器904寻址的第四存储器902所输出的索引作为读地址，并且选择器907被第二行计数器904控制，使得第五存储器903的输出和存储[式130]<formula>formulaseeoriginaldocumentpage56</formula>的第三存储器901的输出在第一次时只取异或，然后，选择器907切换到第二奇偶序列p2，从而使得异或电路905和延迟元件906执行式(50)的处理。在这一点上，[式131]<formula>formulaseeoriginaldocumentpage56</formula>的基于硬件的处理是普通的设计问题，因此这里省略对其的描述。本发明的编码器由图8和9所示的前述离线过程和基于硬件的在线过程所配置。图10是图9的电路的更高速度的版本，它负责编码处理的大多数负荷，并且以类似于图9所示的方式，使用由第二行计数器1004寻址的存储器102中矩阵T的元素1的位置作为索引来进行操作。图10与图9所示的配置的不同之处仅在于索引的数目等于行权重的数目，并且同一行内的所有1的位置的索引都被并行寻址到存储第二奇偶序列p2的存储器1003。为此，镜像存储器1003-1,2被添加作为用于存储第二奇偶序列p2的存储器，并且式(50)的处理被异或电路1005与第三存储器1001的输出一起同时执行，该第三存储器1001存储[式132]<formula>formulaseeoriginaldocumentpage56</formula>并且结果被存储在包括镜像存储器1003-1,2的存储器1003中，其存储第二奇偶序列p2以完成快速操作。权利要求1.一种使用LDPC编码方案中的Tanner图的LDPC解码器，其中，每个节点可被分类成多个类别，如此配置的所述LDPC解码器的特征在于在迭代解码中的概率传播计算中，对于经历传播的对数似然比(以下缩写为“LLR”)，执行为每个所述类别预先确定的加权。2.根据权利要求1所述的LDPC解码器，被配置成特征在于所述迭代解码中的概率传播计算是MaxLog近似(或minSum算法)，并且所述LDPC解码器根据属于每个类别的测试矩阵的列权重来确定加权值。3.根据权利要求1或权利要求2所述的LDPC解码器，被配置成特征在于对于所述Tanner图，在所述多个类别内具有RA结构(这是重复累积结构的縮写，也被称为"Z字形结构")的类别，其中所述具有RA结构的类别的加权大于其他类别的加权。4.一种使用LDPC编码方案中的Tanner图的LDPC解码器，其中，形成图的一部分的每个节点可根据其测试矩阵的列权重而被分类成多个群组，所述LDPC解码器被配置成特征在于在迭代解码中的概率传播计算中，对于经历传播的对数似然比(以下縮写为"LLR")，执行为每个所述群组确定的加权。5.—种使用LDPC编码方案中的Tanner图的LDPC解码器，其中，每个节点可被分类成多个类别，所述LDPC解码器被配置成特征在于根据属于每个类别的测试矩阵的权重分布，改变用于存储经历传播的对数似然比(LLR)的划分的存储体的数目，使得能够对所述对数似然比进行并行访问。6.根据权利要求5所述的使用LDPC编码方案中的Tanner图的LDPC解码器，其中，每个节点可被分类成多个类别，所述LDPC解码器被配置成特征在于具有用于根据属于每个类别的测试矩阵的权重分布，改变用于存储经历传播的对数似然比(LLR)的划分的存储体的数目的结构，并且通过具有FIFO功能的缓存电路执行对所述对数似然比的并行访问。7.根据权利要求2所述的LDPC解码器，被配置成特征在于具有第二最小值检测器电路，用于利用第一最小值检测器电路检测第一最小值，屏蔽与所检测到的第一最小值相对应的输入，并且当所述迭代解码中的概率传播计算通过MaxLog近似(也称为"minSum算法")来执行时，检测第二最小值，所述LDPC解码器还具有以下特征以流水线结构配置所述第一和第二最小值检测电路，从而在一个时钟中等效地执行近似计算。8.根据权利要求7所述的LDPC解码器，具有第一存储器，用于当所述迭代解码中的概率传播计算通过MaxLog近似(也称为"minSum算法")来执行时，暂时存储变量节点的LLR;以及用于校验节点的第二存储器，用于保存根据权利要求7的所述第一最小值和所述第二最小值，以及由对其输入的模2相加而导致的极性信号，其中对所述第一存储器的输入是通过基于由所述Tanner图基于根据权利要求7的所述第一最小值和所述第二最小值而确定的连接而被添加到所述第一存储器的保存值来顺序地执行的，所述第一存储器根据权利要求2被分类成类别，为每个类别预先确定的加权是针对所述第一存储器的输出而执行的，所述解码器被配置成特征在于迭代解码，所述迭代解码包括将经加权的LLR和接收值LLR相加，然后减去通过由所述Tanner图基于作为第二存储器累积结果的所述第一最小值和所述第二最小值以及所述由模2相加导致的极性信号而确定的连接信息所选择的值，并且再次执行MaxLog近似(也称为"minSum算法")。9.根据权利要求8所述的LDPC解码器，被配置成特征在于在所述第一存储器输入上或者在返回到MaxLog近似(也称为"minSum算法")输出的路径上，而不是在所述第一存储器输出上，对每个类别执行加权。10.根据权利要求8或权利要求9所述的LDPC解码器，被配置成特征在于由所述Tanner图确定的连接信息以索引形式保存所述测试矩阵中的1的位置。11.根据权利要求8所述的LDPC解码器，被配置成特征在于具有两个面的第一存储器，用于暂时保存所述变量节点的LLR，以及两个面的用于校验节点的第二存储器，用于保存根据权利要求7的所述第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号，其中，当所述存储器之一被用作输出时，另一存储器被用作输入，并且所述存储器的输入和输出在所述迭代解码中从一个重复周期到另一个重复周期时被交替地切换。12.—种LDPC编码器，被配置成特征在于具有装置1，用于通过对测试矩阵H的矩阵操作来产生矩阵A、B、T，所述矩阵A、B、T具有由下式表示的上三角零矩阵的关系[式l]<formula>formulaseeoriginaldocumentpage4</formula>其中包括对角线元素为1的下三角矩阵T;具有装置2，用于从所述上三角零矩阵产生由下式表示的矩阵F:[式2]<formula>formulaseeoriginaldocumentpage4</formula>其中，所述装置1和2是预先计算的离线过程，并且具有存储器1，用于以索引形式累积所得到的矩阵F中的元素1的位置；存储器2，用于存储信息比特序列S;和第一行计数器；所述LDPC编码器具有第一电路，用于通过得出所述存储器2的输出的异或，来产生第一奇偶序列pl，所述存储器2还通过所述存储器1输出的索引来寻址，所述存储器1通过所述第一行计数器来寻址；所述LDPC编码器具有存储器3，用于存储通过得出奇偶序列pl和从所述离线过程产生的矩阵B的乘积、得出信息比特序列S与从所述离线过程产生的矩阵A的乘积，并且得出所述乘积的异或，而得到的由下式表示的序列[式3]<formula>formulaseeoriginaldocumentpage4</formula>所述LDPC编码器具有存储器4，用于以索引形式累积从所述离线过程产生的矩阵T的元素1的位置；存储器5，用于存储第二奇偶序列p2;和第二行计数器；所述LDPC编码器具有第二电路，用于得出所述存储器5的输出和所述存储器3的输出的异或以产生第二奇偶序列p2，并且写所述存储器4，所述存储器5还通过所述存储器4输出的索引顺序地读取和寻址，所述存储器4通过所述第二行计数器来寻址，所述存储器3通过所述第二行计数器来寻址，所述存储器4通过所述第二行计数器写入和寻址，其中编码处理是通过所述离线过程和所述第一和第二电路进行的在线过程来执行的。13.根据权利要求12所述的LDPC编码器，被配置成特征在于所述用于存储第二奇偶序列p2的存储器5包括多个镜像存储器，所述镜像存储器的数目等于所述矩阵T的行权重的数目，所述用于存储所述矩阵T的元素1的位置作为索引的存储器4被格式化成输出多个索引到单位地址，所述索引的数目等于行权重的数目，并且这些索引同时被读取和寻址到每个镜像存储器以对所述行权重执行异或。14.一种LDPC解码器，使用利用变量节点和校验节点来表示代码的Tanner图，所述LDPC解码器的特征在于包括第一变量节点存储器，包括多个存储体，用于逐类别地存储分类成多个类别的经历传播的对数似然比；第二变量节点存储器，包括多个存储体，用于逐类别地为所述多个类别中的每一个存储加权值；加权处理单元，用于根据所述经历传播的对数似然比，为所述第二变量节点存储器中存储的每个类别确定加权值；以及校验节点处理装置，用于从所述第一变量节点存储器和第二变量节点存储器中的每个类别的存储内容中，执行迭代解码中的概率传播计算，以输出到所述第一变量节点存储器和加权处理单元，作为所述经历传播的对数似然比。15.根据权利要求14所述的LDPC解码器，其特征在于所述校验节点处理单元中的所述迭代解码中的概率传播计算是通过MaxLog近似或minSum算法执行的，并且加权值是根据属于每个类别的测试矩阵的列权重来确定的。16.根据权利要求14或权利要求15所述的LDPC解码器，其特征在于在所述多个类别中具有RA结构的类别，其中对于所述RA结构的类别的加权大于对于其他类别的加权。17.—种LDPC解码器，使用利用变量节点和校验节点来表示代码的Tanner图，所述LDPC解码器的特征在于包括第一变量节点存储器，包括多个存储体，用于逐类别地根据测试矩阵的列权重，存储分类成多个群组的经历传播的对数似然比；第二变量节点存储器，包括多个存储体，用于逐群组地为所述多个群组中的每一个存储加权值；加权处理单元，用于根据所述经历传播的对数似然比，为所述第二对数节点存储器中存储的每个群组确定加权值；以及校验节点处理装置，用于从所述第一变量节点存储器和第二变量节点存储器中的每个群组的存储内容中，执行迭代解码中的概率传播计算，以输出到所述第一变量节点存储器和加权处理单元，作为所述经历传播的对数似然比。18.—种LDPC解码器，使用利用变量节点和校验节点来表示代码的Tanner图，所述LDPC解码器的特征在于包括第一变量节点存储器，包括多个存储体，用于逐类别地存储分类成多个类别的经历传播的对数似然比；第二变量节点存储器，包括多个存储体，用于逐类别地为所述多个类别中的每一个存储加权值；加权处理单元，用于根据所述经历传播的对数似然比，为所述第二对数节点存储器中存储的每个类别确定加权值；以及校验节点处理装置，用于从所述第一变量节点存储器和第二变量节点存储器中的每个类别的存储内容中，执行迭代解码中的概率传播计算，以输出到所述第一变量节点存储器和加权处理单元，作为所述经历传播的对数似然比，其中，所述第一变量节点存储器中的存储体的数目可根据属于每个类别的测试矩阵的权重分布而改变，从而使得能够对所述第一变量节点存储器进行并行访问。19.根据权利要求18所述的LDPC解码器，其特征在于包括具有FIFO功能的缓存存储器电路，用于执行对所述第一变量节点存储器的并行访问。20.根据权利要求15所述的LDPC解码器，其特征在于所述校验节点处理装置包括第一最小值电路，用于利用第一最小值检测器电路来检测第一最小值；以及第二最小值检测器电路，用于屏蔽与由所述第一最小值电路检测到的第一最小值相对应的输入，并且检测第二最小值，其中，所述第一和第二最小值电路是以流水线结构配置的，并且在一个时钟中等效地执行近似计算。21.根据权利要求20所述的LDPC解码器，其特征在于所述校验节点处理装置包括第一存储器，用于暂时保存输出到所述第一变量节点存储器的分类成所述多个类别并输出到所述加权处理单元的对数似然比；以及用于校验节点的第二存储器，用于保存所述第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号；基于由所述Tanner图基于所述第一最小值和第二最小值而确定的连接，将对所述第一存储器的输入顺序地添加到所述第一存储器中的保存值；并且对于所述第一存储器输出，执行预先为每个类别确定的加权，并且执行迭代解码，所述迭代解码包括将经加权的LLR和接收值LLR相加，然后减去由所述Tanner图基于作为第二存储器累积结果的所述第一最小值和所述第二最小值以及所述由模2相加导致的极性信号而确定的连接信息所选择的值，并且再次执行MaxLog近似或者"minSum算法"。22.根据权利要求20所述的LDPC解码器，其特征在于所述校验节点处理装置包括第一存储器，用于暂时保存输出到所述第一变量节点存储器的分类成所述多个类别并输出到所述加权处理单元的对数似然比；以及用于校验节点的第二存储器，用于保存所述第一最小值和第二最小值，以及由对其输入的模2相加导致的极性信号；基于由所述Tanner图基于所述第一最小值和第二最小值而确定的连接，将对所述第一存储器的输入顺序地添加到所述第一存储器中的保存值；并且对于所述第一存储器输出或者返回到MaxLog近似或minSum算法输出的路径，执行预先为每个类别确定的加权，并且执行迭代解码，所述迭代解码包括将经加权的LLR和接收值LLR相加，然后减去由所述Tanner图基于作为第二存储器累积结果的所述第一最小值和所述第二最小值以及所述由模2相加导致的极性信号而确定的连接信息所选择的值，并且再次执行MaxLog近似或者"minSum算法"。23.根据权利要求21或权利要求22所述的LDPC解码器，被配置成特征在于由所述Tanner图确定的连接信息以索引形式保存所述测试矩阵中的l的位置。24.根据权利要求21所述的LDPC解码器，其特征在于所述第一变量节点存储器和所述第二变量节点存储器，以及所述第一存储器和第二存储器是这样的当其中任何一个被用作输出时，另一个被用作输入，并且所述输入和输出在所述迭代解码中从一个重复周期到另一个重复周期时被被交替地切换。25.—种LDPC编码器，其特征在于包括第一装置，用于通过预先计算的离线过程，通过对测试矩阵H的矩阵操作，来产生矩阵A、B、T，所述矩阵A、B、T具有由下式表示的上三角零矩阵的关系[式4]<formula>formulaseeoriginaldocumentpage8</formula>其中包括对角线元素为"1"的下三角矩阵T;第二装置，用于通过预先计算的离线过程，从所述上三角零矩阵产生由下式表示的矩阵F:[式5]F=(-E.T1'B+D)—1(E.T—1A-C)第一存储器，用于以索引形式累积由所述第一装置和第二装置产生的矩阵F中的第一元素的位置；第二存储器，用于存储信息比特序列S;第一行计数器；第一电路，用于通过得出所述第二存储器的输出的异或，来产生第一奇偶序列pl，所述第二存储器通过所述第一存储器输出的索引来寻址，所述第一存储器通过所述第一行计数器来寻址；第三存储器，用于存储通过得出奇偶序列pl和由所述离线过程产生的矩阵B的乘积、得出信息比特序列S与由所述离线过程产生的矩阵A的乘积，并且得出所述乘积的异或，而得到的由下式表示的序列[式6].<formula>formulaseeoriginaldocumentpage9</formula>第四存储器，用于以索引形式累积所述矩阵T的第一元素的位置；第五存储器，用于存储第二奇偶序列p2;第二行计数器；以及第二电路，用于得出所述第五存储器的输出和所述第三存储器的输出的异或以产生第二奇偶序列p2，并且写所述第五存储器，所述第五存储器通过所述第四存储器输出的索引顺序地读取和寻址，所述第四存储器通过所述第二行计数器来寻址，所述第三存储器通过所述第二行计数器来寻址，所述第五存储器通过所述第二行计数器写入和寻址，其中，编码处理是通过所述离线过程和所述第一和第二电路进行的在线过程来执行的。26.根据权利要求25所述的LDPC编码器，其特征在于所述用于存储第二奇偶序列p2的第五存储器包括多个镜像存储器，所述镜像存储器的数目等于所述矩阵T的行权重的数目，并且所述用于存储矩阵T的元素1的位置作为索引的第四存储器被格式化成输出多个索引到单位地址，所述索引的数目等于行权重的数目，并且这些索引同时被读取和寻址到每个镜像存储器，以对所述行权重执行异或。全文摘要提供了一种LDPC编码方法，用于以高性能、高速度、高效地实现适合于移动通信的通信领域的纠错码编码器和解码器。用于利用变量节点和校验节点来表达代码的Tanner图被用于将各节点分类成多个类别。在重复解码中的概率传播计算中，对于要传播的对数似然比(LLR)，进行针对各个类别的预定加权。文档编号H03M13/19GK101233693SQ20068001652公开日2008年7月30日申请日期2006年4月18日优先权日2005年5月13日发明者丸次夫申请人:日本电气株式会社