专利名称：Pll振荡电路的制作方法
技术领域：
本发明涉及PLL(锁相环，Phase Locked Loop)振荡电路，特别是，涉及防止VCO(压控振荡器)输出的相位噪声特性和杂散特性恶化的PLL振荡电路。
背景技术：
参照图10说明现有的基于数字控制的PLL振荡电路。图10是现有的数字控制的PLL振荡电路的结构方框图。
现有的数字控制的PLL振荡电路如图10所示，具备VCO1、分频器2、基准振荡电路3、A/D(模拟/数字)变换器4、相位比较器5、数字滤波器6、D/A(数字/模拟)变换器7、模拟滤波器8。
VCO1是把来自模拟滤波器8的输入作为控制电压，振荡所希望的频率Fout的压控振荡器。
分频器2把由VCO1生成的振荡频率Fout分频成1/N，输出到A/D变换器4。
基准振荡电路3振荡基准信号(基准时钟)Fref。
A/D变换器4根据从基准振荡电路3提供的基准时钟，把来自分频器2的模拟信号变换成数字信号。
相位比较器5把由A/D变换器4进行了数字变换后的频率与来自基准振荡频率3的基准信号的相位进行比较，输出相位差信号。
数字滤波器6把来自相位比较器5的相位差信号进行滤波。
D/A变换器7根据从基准振荡电路3提供的基准时钟，把来自数字滤波器6的数字信号变换成模拟信号。
模拟滤波器8把来自D/A变换器7的模拟信号平滑后，作为控制电压输出到VCO1。
另外，作为与PLL电路有关的以往技术，有特开2004-253945号公报(参照专利文献1)。该以往技术是使用基于晶体振子的带通滤波器(XBPF)，从PLL电路稳定地抽取频率变动少的时钟的信号相位同步装置。
然而，该以往技术以模拟控制的PLL电路为前提，成为使输入到相位比较器的再生信号通过XBPF的结构。
专利文献1特开2004-253945号公报发明内容在PLL振荡电路中，在A/D变换器4、相位比较器5、D/A变换器7的每一个中都使用基准信号Fref，由于该基准信号Fref对PLL性能产生很大的影响，因此希望其处于没有噪声、跳动、无用波的稳定状态。
而如果在基准信号中包括噪声、跳动、无用波，则存在将在VCO1的输出Fout中产生相位噪声特性和杂散特性恶化这样的问题点。
特别是，A/D变换器4是生成用于进行相位比较的数字信号的电路，其易于受到基准信号Fref的影响，对PLL振荡电路整体产生的影响很大。
本发明是鉴于上述实际情况而完成的，目的在于提供能够防止VCO输出的相位噪声特性和杂散特性恶化的PLL振荡电路。
为解决上述现有例的问题点的本发明是一种数字控制的PLL振荡电路，其特征在于，具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准振荡信号，把来自上述分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号，把来自该数字滤波器的输出从数字变换成模拟的D/A变换器；把该D/A变换器的输出平滑后，输出为压控振荡器的控制信号的模拟滤波器，其中，在上述基准振荡电路与上述A/D变换器之间设置第1窄带晶体滤波器，使从上述基准振荡电路供给到上述A/D变换器的基准信号通过上述第1窄带晶体滤波器。
本发明在上述PLL振荡电路中，特征是在第1窄带晶体滤波器与A/D变换器之间设置第1放大器，使来自上述第1窄带晶体滤波器的信号由上述第1放大器放大。
本发明在上述PLL振荡电路中，特征是在基准振荡电路与相位比较器之间设置第2窄带晶体滤波器，使从上述基准振荡电路供给到上述相位比较器的基准信号通过上述第2窄带晶体滤波器。
本发明在上述PLL振荡电路中，特征是在第2窄带晶体滤波器与相位比较器之间设置第2放大器，使来自上述第2窄带晶体滤波器的信号由上述第2放大器放大。
本发明在上述PLL振荡电路中，特征是在基准振荡电路与D/A变换器之间设置第3窄带晶体滤波，使从上述基准振荡电路供给到上述D/A变换器的基准信号通过上述第3窄带晶体滤波器。
本发明在上述PLL振荡电路中，特征是在第3窄带晶体滤波器与D/A变换器之间设置第3放大器，使来自上述第3窄带晶体滤波器的信号由上述第3放大器放大。
本发明是数字控制的PLL振荡电路，特征是具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准信号把来自分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号把来自该数字滤波器的输出从数字变换成模拟的D/A变换器；把该D/A变换器的输出平滑后，输出为上述压控振荡器的控制信号的模拟滤波器，其中，在上述基准振荡电路的输出级设置第4窄带晶体滤波器，使从上述基准振荡电路供给的基准信号通过上述第4窄带晶体滤波器，输出到上述A/D变换器、上述相位比较器以及上述D/A变换器中。
本发明是数字控制的PLL电路，特征是具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准信号把来自分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号把来自该数字滤波器的输出从模拟变换成数字D/A变换器；把该D/A变换器的输出平滑后，作为压控振荡器的控制信号输出的模拟滤波器，其中，在上述基准振荡电路的输出级设置第5窄带晶体滤波器和第4放大器，使从上述基准振荡电路供给的基准信号通过上述第5窄带晶体滤波器，由上述第4放大器放大后输出到上述A/D变换器、上述相位比较器以及上述D/A变换器中。
依据本发明，由于构成数字控制的PLL振荡电路，即，构成具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准振荡信号，把来自上述分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号，把来自该数字滤波器的输出从数字变换成模拟的D/A变换器；把该D/A变换器的输出平滑后，输出为压控振荡器的控制信号的模拟滤波器，其中，在上述基准振荡电路与上述A/D变换器之间设置第1窄带晶体滤波器，使从上述基准振荡电路供给到上述A/D变换器的基准信号通过上述第1窄带晶体滤波器，因此去除包含在基准信号中的噪声、跳动、无用波，作为结果具有能够改善来自压控振荡器的输出中的相位噪声特性和杂散特性的效果。
依据本发明，由于构成在第1窄带晶体滤波器与A/D变换器之间设置第1放大器，使来自上述第1窄带晶体滤波器的信号由上述第1放大器放大，因此具有在由晶体滤波器减小了信号电平的情况下放大成适当电平的效果。
依据本发明，由于构成在基准振荡电路与相位比较器之间设置第2窄带晶体滤波器，使从上述基准振荡电路供给到上述相位比较器的基准信号通过上述第2窄带晶体滤波器，因此去除包含在基准信号中的噪声、跳动、无用波，作为结果具有能够改善来自压控振荡器的输出中的相位噪声特性和杂散特性的效果。
依据本发明，由于构成在在第2窄带晶体滤波器与相位比较器之间设置第2放大器，使来自上述第2窄带晶体滤波器的信号由上述第2放大器放大，因此具有在由晶体滤波器减小了信号电平的情况下能够放大成适当电平的效果。
依据本发明，由于构成在基准振荡电路与D/A变换器之间设置第3窄带晶体滤波，使从上述基准振荡电路供给到上述D/A变换器的基准信号通过上述第3窄带晶体滤波器，因此去除包含在基准信号中的噪声、跳动、无用波，作为结果具有能够改善来自压控振荡器的输出中的相位噪声特性和杂散特性的效果。
依据本发明，由于构成在第3窄带晶体滤波器与D/A变换器之间设置第3放大器，使来自上述第3窄带晶体滤波器的信号由上述第3放大器放大，因此具有在由晶体滤波器减小了信号电平的情况下能够放大成适当电平的效果。
依据本发明，由于构成数字控制的PLL振荡电路，即，构成具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准信号把来自分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号把来自该数字滤波器的输出从数字变换成模拟的D/A变换器；把该D/A变换器的输出平滑后，输出为上述压控振荡器的控制信号的模拟滤波器，其中，在上述基准振荡电路的输出级设置第4窄带晶体滤波器，使从上述基准振荡电路供给的基准信号通过上述第4窄带晶体滤波器，输出到上述A/D变换器、上述相位比较器以及上述D/A变换器中，因此去除包含在基准信号中的噪声、跳动、无用波，作为结果具有能够改善来自压控振荡器的输出中的相位噪声特性和杂散特性的效果。
依据本发明，由于构成数字控制的PLL振荡电路，即，构成具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准信号把来自分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号把来自该数字滤波器的输出从模拟变换成数字D/A变换器；把该D/A变换器的输出平滑后，作为压控振荡器的控制信号输出的模拟滤波器，其中，在上述基准振荡电路的输出级设置第5窄带晶体滤波器和第4放大器，使从上述基准振荡电路供给的基准信号通过上述第5窄带晶体滤波器，由上述第4放大器放大后输出到上述A/D变换器、上述相位比较器以及上述D/A变换器中，因此去除包含在基准信号中的噪声、跳动、无用波，作为结果具有能够改善来自压控振荡器的输出中的相位噪声特性和杂散特性，以及在由晶体滤波器减小信号电平的情况下能够放大成适当电平的效果。
图1是本发明实施方式1的PLL振荡电路的结构方框图。
图2表示在基准频率信号中包括无用波时的A/D变换器的输出数字信号的分析结果。
图3是表示没有插入MCF时的输出Fout中的杂散特性的图。
图4是表示所插入的MCF传输特性的图。
图5表示插入了MCF时的输出Fout中的杂散特性。
图6是本发明实施方式2的PLL振荡电路的结构方框图。
图7是本发明实施方式3的PLL振荡电路的结构方框图。
图8是本发明实施方式4的PLL振荡电路的结构方框图。
图9是本发明实施方式5的PLL振荡电路的结构方框图。
图10是现有的数字控制的PLL振荡电路的结构方框图。
具体实施例方式
参照
本发明的实施方式。
关于本发明的实施方式的PLL振荡电路是数字控制的PLL振荡电路，使供给到A/D变换器中的基准信号通过窄带晶体滤波器，去除包含在基准信号中的噪声、跳动、无用波，其结果，能够改善来自VCO的输出中的相位噪声特性和杂散特性，其中上述A/D变换器对来自VCO的输出进行A/D变换。
参照图1说明本发明实施方式1的PLL振荡电路。图1是本发明实施方式1的PLL振荡电路的结构方框图。另外，对于采用与图10相同结构的部分标注相同的符号进行说明。
本发明实施方式1的PLL振荡电路(第1PLL振荡电路)如图1所示，具备VCO1、分频器2、基准振荡电路3、A/D变换器4、相位比较器5、数字滤波器6、D/A变换器7、模拟滤波器8、窄带滤波器(MCF单片晶体滤波器)11。
VCO(压控振荡器)1是把来自模拟滤波器8的输入作为控制电压，振荡所希望的频率Fout的压控振荡器。
分频器2把由VCO1生成的振荡频率Fout分频成1/N，输出到A/D变换器4。
基准振荡电路3振荡基准信号(基准时钟)Fref。
A/D变换器4经由MCF11输入从基准振荡电路3提供的基准时钟，根据该基准时钟，把来自分频器2的模拟信号变换成数字信号。
相位比较器5把在A/D变换器4中进行了数字变换的频率与来自基准振荡电路3的基准信号的相位进行比较，输出相位差信号。
数字滤波器6把来自相位比较器5的相位差信号进行滤波。
D/A变换器7根据从基准振荡电路3提供的基准时钟，把来自数字滤波器6的数字信号变换成模拟信号。
模拟滤波器8把来自D/A变换器7的模拟信号平滑后，作为控制电压输出到VCO1。
MCF(第1窄带晶体滤波器)11是晶体的、产生高稳定性和陡峭截止特性的窄带滤波器。
MCF是晶体滤波器，在一片AT切割晶体加工板(主轴平行于X轴，从Z轴倾斜大约35°，从r面倾斜大约-3°的晶体片)上设置多个电极对，通过使其电极对之间接近，一方振子的振动模式进入到与另一方振子的振动模式耦合的区域，引起其振动能量从一方的振动向另一方振动传播的所谓的声耦合，利用该耦合构成滤波器。
在第1PLL振荡电路中，在基准振荡电路3与A/D变换器4之间通过插入MCF11，去除包含在供给到A/D变换器4的基准信号中的噪声、跳动、无用波，其结果能够改善来自VCO1的输出Fout中的相位噪声特性和杂散特性。
其次，参照图2～图5说明由第1PLL振荡电路的产生的效果。图2是表示在基准信号中包括无用波时的A/D变换器的输出数字信号的分析结果，图3是表示没有插入MCF时的输出Fout中的杂散特性的图，图4是表示所插入的MCF传输特性的图，图5表示在插入了MCF时的输出Fout中的杂散特性。
图2是供给到A/D变换器4的基准信号Fref是40MHz，无用波是40MHz+600kHz时的A/D变换器4的输出数字信号分析结果。在从数字变换器的所希望的波偏离600kHz的位置处发生无用波，由于其是无用波，在相位比较器5中进行的数字处理受到影响，其结果，在VCO1的输出Fout中发生杂散。
其杂散的发生状况如图3所示，从中心起在两边的每10kHz处发生杂散。
MCF11的传输特性成为用图4的「←→」表示的大约3kHz左右的通过带宽，成为能够去除从40MHz起失谐600kHz等无用波。
由于用MCF11去除包含在基准信号Fref中的无用波，因此在VCO1的输出Fout中也如图5所示，与图3相比较，不发生杂散。
插入MCF的方法在从外部供给基准信号的情况下特别有效。这是因为在从外部供给基准信号的情况下，由于以外带形式安装基准振荡电路，因此大多数情况下不能够进行基准振荡电路自身的调整，从而利用MCF进行的无用波去除是有效的。
另外，基准信号在是正弦波、矩形波的情况下都同样有效。
依据第1PLL振荡电路，对于输入到A/D变换器4的基准信号使用MCF11，能够去除噪声、跳动、无用波，能够向相位比较器5中输入稳定了的输出Fout的分频信号，因此作为结果，具有能够改善来自VCO1的输出Fout中的相位噪声特性和杂散特性的效果。
其次，参照图6说明本发明实施方式2的PLL振荡电路(第2PLL振荡电路)。图6是本发明实施方式2的PLL振荡电路的结构方框图。
第2PLL振荡电路如图6所示，具备VCO1、分频器2、基准振荡电路3、A/D变换器4、相位比较器5、数字滤波器6、D/A变换器7、模拟滤波器8、MCF11、放大器(AMP)12。
如果说明与第1PLL振荡电路的不同点，则第2PLL振荡电路在MCF11的输出级设置AMP(第1放大器)12，在通过插入MCF11减小了信号电平的情况下，放大成所希望的信号电平。
其次，参照图7说明本发明实施方式3的PLL振荡电路(第3PLL振荡电路)。图7是本发明实施方式3的PLL振荡电路的结构方框图。
第3PLL振荡电路如图7所示，具备VCO1、分频器2、基准振荡电路3、A/D变换器4、相位比较器5、数字滤波器6、D/A变换器7、模拟滤波器8、MCF11、13、15、AMP12、14、16。
如果说明与第1PLL振荡电路的不同点，则第3PLL振荡电路在MCF11的输出级设置AMP12，进而在基准振荡电路3与相位比较器5之间，按照MCF(第2窄带晶体滤波器)13、AMP(第2放大器)14的顺序，在基准振荡电路3与D/A变换器7之间，按照MCF(第3窄带晶体滤波器)15、AMP(第3放大器)16的顺序插入这些电路。
根据向相位比较器5、D/A变换器7输入的输入信号的状态，如果不需要，则也可以去掉AMP、MCF。
另外，能够用各个MCF或者AMP单独调整输入信号对于A/D变换器4、相位比较器5、D/A变换器7的状态。
其次，参照图8说明本发明实施方式4的PLL振荡电路(第4PLL振荡电路)。图8是本发明是实施方式4的PLL振荡电路的结构方框图。
第4PLL振荡电路如图8所示，具备VCO1、分频器2、基准振荡电路3、A/D变换器4、相位比较器5、数字滤波器6、D/A变换器7、模拟滤波器8、MCF21。
如果说明与第1PLL振荡电路的不同点，则第4PLL振荡电路在基准振荡电路3的输出级设置MCF(第4窄带晶体滤波器)21，把从该MCF21输出的基准信号供给到A/D变换器4、相位比较器5、D/A变换器7。
与第3PLL振荡电路相比较，能够减少MCF的数量，使结构简单。
其次，参照图9说明本发明实施方式5的PLL振荡电路(第5PLL振荡电路)。图9是本发明实施方式5的PLL振荡电路的结构方框图。
第5PLL振荡电路如图9所示，具备VCO5、分频器2、基准振荡电路3、A/D变换器4、相位比较器5、数字滤波器6、D/A变换器7、模拟变换器8、MCF22、AMP23。
如果说明与第1PLL振荡电路的不同点，则第5PLL振荡电路在基准振荡电路3的输出级设置MCF(第5窄带晶体滤波器)22、AMP(第4放大器)23，把从该AMP23输出的基准信号供给到A/D变换器4、相位比较器5、D/A变换器7。
与第3PLL振荡电路相比较，能够减少MCF以及AMP的数量，使结构简单。
依据第1～5PLL振荡电路，对于来自基准振荡电路3的基准信号，用MCF11(13、15、21、22)去除噪声、跳动、无用波，其结果具有能够改善来自VCO1的输出Fout中的相位噪声特性和杂散特性的效果。
特别是，在第1PLL振荡电路中，在基准振荡电路3与A/D变换器4之间插入MCF11时的效果非常大。
另外，依据第2、3、5PLL振荡电路，在通过插入MCF11(13、15、22)减小了信号电平的情况下，通过插入AMP12(14、16、23)进行信号的放大，具有能够把所希望的基准信号提供到A/D变换器4等中的效果。
产业上的可利用性本发明在能够防止VCO输出的相位噪声特性和杂散特性恶化的PLL振荡电路中是适宜的。
权利要求
1.一种PLL振荡电路，该PLL振荡电路是数字控制型，其特征在于，具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准振荡信号，把来自上述分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号，把来自该数字滤波器的输出从数字变换成模拟的D/A变换器；把该D/A变换器的输出平滑后，输出为压控振荡器的控制信号的模拟滤波器，其中，在上述基准振荡电路与上述A/D变换器之间设置第1窄带晶体滤波器，使从上述基准振荡电路供给到上述A/D变换器的基准信号通过上述第1窄带晶体滤波器。
2.根据权利要求1所述的PLL振荡电路，其特征在于，在第1窄带晶体滤波器与A/D变换器之间设置第1放大器，使来自上述第1窄带晶体滤波器的信号由上述第1放大器放大。
3.根据权利要求1或2所述的PLL振荡电路，其特征在于，在基准振荡电路与相位比较器之间设置第2窄带晶体滤波器，使从上述基准振荡电路供给到上述相位比较器的基准信号通过上述第2窄带晶体滤波器。
4.根据权利要求3所述的PLL振荡电路，其特征在于，在第2窄带晶体滤波器与相位比较器之间设置第2放大器，使来自上述第2窄带晶体滤波器的信号由上述第2放大器放大。
5.根据权利要求1至4的任一项所述的PLL振荡电路，其特征在于，在基准振荡电路与D/A变换器之间设置第3窄带晶体滤波，使从上述基准振荡电路供给到上述D/A变换器的基准信号通过上述第3窄带晶体滤波器。
6.根据权利要求5所述的PLL振荡电路，其特征在于，在第3窄带晶体滤波器与D/A变换器之间设置第3放大器，使来自上述第3窄带晶体滤波器的信号由上述第3放大器放大。
7.一种PLL振荡电路，该PLL振荡电路是数字控制型，其特征在于，具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准信号把来自分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号把来自该数字滤波器的输出从数字变换成模拟的D/A变换器；把该D/A变换器的输出平滑后，输出为上述压控振荡器的控制信号的模拟滤波器，其中，在上述基准振荡电路的输出级设置第4窄带晶体滤波器，使从上述基准振荡电路供给的基准信号通过上述第4窄带晶体滤波器，输出到上述A/D变换器、上述相位比较器以及上述D/A变换器中。
8.一种PLL振荡电路，该PLL振荡电路是数字控制型，其特征在于，具备压控振荡器；把来自该压控振荡器的输出分频的分频器；振荡基准信号的基准振荡电路；根据基准信号把来自分频器的输出从模拟变换成数字的A/D变换器；对来自该A/D变换器的输出与基准信号进行相位比较的相位比较器；把来自该相位比较器的输出滤波的数字滤波器；根据基准信号把来自该数字滤波器的输出从模拟变换成数字D/A变换器；把该D/A变换器的输出平滑后，作为压控振荡器的控制信号输出的模拟滤波器，其中，在上述基准振荡电路的输出级设置第5窄带晶体滤波器和第4放大器，使从上述基准振荡电路供给的基准信号通过上述第5窄带晶体滤波器，由上述第4放大器放大后输出到上述A/D变换器、上述相位比较器以及上述D/A变换器中。
全文摘要
本发明提供一种能够防止VCO输出的相位噪声特性、杂散特性恶化的PLL振荡电路。该振荡电路是数字控制型的振荡电路，具有VCO(1)；分频器(2)；基准振荡电路(3)；A/D变换器(4)；相位比较器(5)；数字滤波器(6)；D/A变换器(7)；模拟滤波器(8)，使从基准振荡电路(3)供给的基准信号通过窄带晶体滤波器(MCF)，输出到A/D变换器(4)，去除包含在基准信号中的噪声、跳动、无用波，其结果能够防止VCO输出的相位噪声特性、杂散特性恶化。
文档编号H03L7/099GK101093995SQ200710110139
公开日2007年12月26日 申请日期2007年6月18日 优先权日2006年6月19日
发明者木村弘树, 古幡司, 北山康夫, 大西直树 申请人:日本电波工业株式会社