薄膜半导体装置及其制造方法

专利名称：薄膜半导体装置及其制造方法
技术领域：
本发明涉及薄膜半导体装置及其制造方法，特别涉及采用阈值电 压(VT)不同的薄膜晶体管(TFT)、以至少包含模拟电路部和开关 构成的薄膜半导体装置及其制造方法。
背景技术：
作为移动电话、移动装置等便携式终端装置或笔记本个人计算机 等的监视器，使用了与CRT相比以薄而轻为特征的液晶显示装置或有 机EL显示装置等图像显示装置。这些液晶显示装置或有机EL显示装 置应用薄膜形成技术在玻璃基板等绝缘性基板上形成具有排列成矩阵 状的像素的显示部，利用外附的栅驱动器、数据驱动器等驱动电路对 各像素施加与显示对应的信号来控制液晶的取向方向或有机EL元件 的发光，以进行图像显示。近年来，随着薄膜形成技术的进步，已能 够在与显示部为同一个的基板上用多晶硅形成TFT，已能够以使用多 晶硅的TFT电路形成一部分驱动电路。
在便携式终端装置中，求得小型化、低功耗化和高性能化是重要 的，与此相随，现正对图像显示装置谋求小型化和低功耗化。作为实 现图像显示装置小型化的方法，可以通过在玻璃基板等上一体化地形 成显示部和驱动电路，以减少外附部件的数量，从而实现小型化。另 外，通过一体化地形成显示部和驱动电路，还可以减小由外附时的连 接电阻、向外附连接端子的布线迂回等引起的负载量，从而实现低功 耗化。另外，近年来，图像显示装置要求高精细度、鲜明的显示，因
而对独立地形成各像素的有源矩阵型显示装置的需求在增长。有源矩 阵型显示装置为每个像素设置了开关元件，利用由驱动电路提供的与 图像对应的信号和对开关元件进行控制的信号，在开关元件为开态(导 通状态)时对各像素施加与图像对应的信号，以进行显示。另外，在 将有源矩阵型显示部和驱动电路一体化地形成在玻璃基板等上时，可
以同时制作各像素的开关元件(TFT)和在同一基板上形成的驱动电路 的TFT。
上述TFT虽然釆用n沟道型、p沟道型2种TFT构成，但一般说 来，由于倾向于将构成有源层的多晶硅膜n型化，而n沟道型TFT略 微有些耗尽，故驱动电力相对增大，关态(关断状态)电流增加。图 像显示装置，特别是用于便携式终端装置的图像显示装置，为了降低 功耗，至少对开关TFT要求关态电流低，因此，在制造TFT时对n沟 道型TFT的沟道区进行掺杂，以对VT进行控制。
该沟道掺杂通常对多个TFT的沟道区一起进行，因而注入多个 TFT的掺杂剂的剂量大致相等，但是也能够在一次掺杂中变化各个TFT 的剂量。例如，在特开平8-264798号公报中公开了通过对各个区改变 用于控制掺杂剂注入量的控制膜(氧化硅膜)的厚度，从其上进行掺 杂，使在控制膜薄的部分剂量增大，在控制膜厚的部分剂量减小的方 法。
这里，用TFT形成的电路形形色色，既有逻辑电路等利用低电平 和高电平的2值电平进行数字处理的电路，也有放大电路等进行可以 处理连续量的模拟处理的电路。还有，开关是在2个端子之间切换导 通和非导通的元件，它可以切断2个端子之间的电流，或与电容器组 合在一起约束(保存)电荷，或起其他作用，可以根据使用的目的接 入逻辑电路或模拟电路中使用。
但是，这些不同种类的电路要求的TFT的性能不同。例如，用于
逻辑电路或开关的TFT，必须在开态有充分的电流驱动能力，而在关
态电流不流通。特别是在强烈要求功耗低的场合，关态泄漏电流十分
小是很重要的。这时，阈值电压要设定得高些。另一方面，在TFT用 于模拟电路的场合，流过空载电流的电路部的TFT常为开态，模拟电 路的工作能够借助于TFT的控制电压从小值到大值对漏电流非常精确 地进行控制很重要。
当关态泄漏电流大时，即使在电路停止工作的状态，也因泄漏电 流而消耗电力，特别是对电池的寿命是重要性能之一的移动装置的驱 动电路来说，这是很重要的问题，另外，由于近来节约能源的要求， 移动装置之外的装置也很需要降低工作时的功耗和降低停止工作时的 待机电力。由于这种要求，现有的电路中使用的TFT全都将阈值电压 VT控制得较高，以使关态泄漏电流十分小(例如在lpA以下)。
但是，在现有的沟道掺杂中，由于对所有的n沟道型(或p沟道 型)TFT的沟道区一起进行掺杂，所以例如在对n沟道型TFT进行沟 道掺杂时，所有的n沟道型TFT的VT被控制得相同。因此，在为了 将关态泄漏电流抑制得小些而将TFT的阈值电压设定高时，电源电压 范围的TFT导通区域变窄，TFT电流驱动能力的上限下降，从而产生 了电路的工作速度下降，或者模拟电路的动态范围(相对电源电压范 围的输出电压范围)变窄等另外的问题。
另外，用对n沟道型或p沟道型的一方进行掺杂的方法时，只有 一方沟道型的TFT的漏电流随栅-源电压的变化量发生变化，因此，n 沟道型TFT的VT与p沟道型TFT的VT的对称性被破坏，例如，在 形成CMOS电路的场合，其工作速度由特性坏的TFT决定，因而产生 了不能得到良好的电路特性的问题。
为了抑制上述VT的对称性破坏，存在对n沟道型或p沟道型的 双方分别进行掺杂的方法，但用此方法时，由于同一沟道型TFT具有
相同的VT，所以不能解决当提高VT时模拟电路的工作速度、动态范 围变差，而当降低VT时逻辑或开关电路的关态电流增大的问题，还有， 因掺杂精度等制造上的误差，不能严格地维持VT的对称性，从而不能 制造VT均衡性良好的薄膜半导体装置。另外，还存在因分多次进行沟 道掺杂而工序复杂的问题。还有，即使用特开平8-264798号公报所述 的方法进行该沟道掺杂，也必须对n沟道型TFT和p沟道型TFT两者 至少各进行1次沟道掺杂，仍不能解决工序复杂的问题。
这些问题不限于在液晶显示装置、有机EL显示装置等图像显示装 置中使用的电路，也是具有以多晶硅膜为有源层的n沟道型TFT和p 沟道型TFT的全体电路的问题。
专利文献1
日本特开平8-264798号公报(第4—7页，第5图)
非专利文献1
原央编著《MOS集成电路基础》，超LSI入门系列5，第64 页，近代科学出版社，1992年5月30发行

发明内容
鉴于上述问题，本发明的主要目的在于，提供能够不以复杂的工 序形成具有适合各种电路的VT的n沟道型TFT和p沟道型TFT，不
增加功耗而提高模拟电路性能的薄膜半导体装置及其制造方法。另外， 提供既抑制了消耗电流增大、又提高了动态范围等特性的电路也是本 发明的目的之一。
为达到上述目的，本发明的一个方面的薄膜半导体装置是，在绝 缘性基板上至少设置以多晶硅膜为有源层的n沟道型薄膜晶体管 (TFT)和p沟道型TFT的薄膜半导体装置，该器件在同一沟道型中 包含阈值电压不同的多种TFT，在不同的沟道型中包含以大致相等的
浓度将同一掺杂剂引入沟道区的TFT。
本发明的上述阈值电压不同的多种TFT可以由在沟道区中含P型 或N型的一种掺杂剂的TFT和在沟道区中不含掺杂剂的TFT构成，或 者由在沟道区中含P型或N型一方的掺杂剂的TFT和在沟道区中含P 型和N型两种掺杂剂的TFT构成。
另外，本发明的构成薄膜半导体装置的电路最好，至少具有在电 路工作时需要空载电流的模拟电路和开关，上述模拟电路借助于在上 述空载电流的电流通路上含有上述阈值电压不同的多种TFT中的阈值 电压低的TFT而构成，上述开关由上述阈值电压不同的多种TFT中的 阈值电压高的TFT构成。
另外，本发明的上述模拟电路可以是在上述空载电流的电流通路 上含有上述开关，上述空载电流可以被该开关切断的结构，关于上述 模拟电路，该电路的工作和停止工作最好借助于由上述开关引起的上 述空载电流的导通和切断进行控制。
另外，本发明的上述模拟电路部的结构最好是当在输入端子、 输出端子和电源端子的各端子之间的上述空载电流的电流通路路径上 含有上述阈值电压低的TFT时，在该电流通路路径上含有上述开关。
另外，本发明的上述模拟电路也可以是至少在差动对中含有上述 阈值电压低的TFT，在该差动对的电流通路路径上含有上述开关的差 动放大电路。
另外，本发明的显示装置的显示部和驱动该显示部的电路部一体 化地形成在绝缘性基板上，在上述电路部中含有上述模拟电路部和开 关。
另外，本发明的图像显示装置具有由使用在绝缘基板上的多晶硅
膜上形成的TFT构成的模拟电路部、逻辑电路部、开关构成的电路部
以及显示部，上述模拟电路部包含其阈值电压比在上述逻辑电路部中
使用的TFT的阈值电压低的TFT。
本发明的上述模拟电路部的电源经上述开关提供，上述开关的结 构可以由其阈值电压与在上述逻辑电路部中使用的TFT的相同的TFT
构成，还有，上述显示部的像素开关的结构可以由其阈值电压与在上 述逻辑电路部中使用的TFT的相同的TFT构成。
本发明的方法是在绝缘性基板上至少用多晶硅膜形成n沟道型 TFT和p沟道型TFT的薄膜半导体装置的制造方法，它包含在上述n 沟道型TFT的至少一部分沟道区中和在上述p沟道型TFT的至少一部 分沟道区中同时引入P型或N型掺杂剂的工序。
另外，本发明的方法是在绝缘性基板上至少用多晶硅膜形成n沟 道型TFT和p沟道型TFT的薄膜半导体装置的制造方法，它包含在 全表面引入P型或N型掺杂剂的工序；以及在上述n沟道型TFT的至 少一部分沟道区中和在上述p沟道型TFT的至少一部分沟道区中同时 引入上述N型或上述P型掺杂剂的工序。
这样，按照本发明的上述结构，能够不用复杂的制造工序，在形 成于玻璃等绝缘基板上的多晶硅膜上形成将VT控制得较高，以使逻辑 电路或开关的关态电流减小的TFT，以及将VT控制得较低，以使模拟 电路的工作速度加快、动态范围增大的TFT，另外，关于进行沟道掺 杂的TFT，由于对n沟道型和p沟道型两者以大致相等的浓度引入同 一掺杂剂，所以能够维持VT的对称性，能够制作具有适合于各种电路 的特性的TFT。
按照本发明，在绝缘性基板上至少设置了以结晶硅膜为有源层的
n沟道型薄膜晶体管(TFT)和p沟道型TFT的薄膜半导体装置，其结 构也可以是n沟道型和p沟道型中的至少一方的沟道型的TFT包含 阈值电压不同的多种TFT，在不同的沟道型中包含以大致相等的浓度 将同一掺杂剂引入了沟道区的TFT。
本发明的薄膜半导体装置的结构也可以是包含在上述TFT的沟道 区中含有掺杂剂和不含掺杂剂的2种TFT。
本发明的在绝缘性基板上具有以结晶硅膜为有源层的n沟道型和 p沟道型薄膜晶体管，n沟道型和p沟道型之中的至少一方的沟道型的 多个薄膜晶体管可分为阈值电压相互不同的许多种的薄膜半导体装
置，其结构也可以是具有构成电源电流路径的一部分、串联连接的 至少1个阈值电压相对低的TFT和至少1个阈值电压相对高的TFT， 上述阈值电压高的TFT由施加至该TFT的控制端子的控制信号进行导 通/截止控制。
发明的效果
按照本发明的薄膜半导体装置及其制造方法，产生了如下所述的 效果。
本发明的第l个效果是，可以不增加工序数而对n沟道型和p沟 道型的每一种形成具有不同VT的TFT。
其理由是按照本发明，在进行沟道掺杂时不是在n沟道型TFT 或p沟道型TFT的某一方的区域进行掺杂，而是对n沟道型TFT的全 部或一部分，以及对p沟道型TFT的全部或一部分一起进行掺杂，因 而能够同时掺杂n和p，并且对同一沟道型也能够通过掺杂和不掺杂来 改变其VT。
另外，本发明的第2个效果是可以防止n沟道型TFT和p沟道型
TFT的VT的对称性破坏，能够使电路设计最佳化。
其理由是由于本发明不是分别进行n沟道型TFT的掺杂和p沟 道型TFT的掺杂，而是用同一工序以相同的浓度引入同一掺杂剂，所 以能够维持VT的对称性。
另外，本发明的第3个效果是能够容易地形成具备有着良好的关 态特性的逻辑电路、开关，以及有着良好的工作速度和动态范围的模 拟电路的电路。
其理由是本发明适当地选择了逻辑电路、开关等需要关态特性 的TFT和不需要关态特性的模拟电路用的TFT，设定进行沟道掺杂的 区域，按照电路需要的特性引入N型或P型掺杂剂，从而对VT进行 了控制。


图1是示出本发明的一实施方式的薄膜半导体装置的结构的剖面图。
图2是示出本发明的一实施方式的薄膜半导体装置的制造方法 (掺B)的工序剖面图。
图3是示出本发明的一实施方式的薄膜半导体装置的制造方法 (掺B)的工序剖面图。
图4是示出本发明的一实施方式的薄膜半导体装置的另外的制造 方法(掺P)的工序剖面图。
图5是示出本发明的一实施方式的薄膜半导体装置的另外的制造 方法(全表面掺B和反掺P)的工序剖面图。
图6是示出本发明的一实施方式的薄膜半导体装置的另外的制造 方法(全表面掺P和反惨B)的工序剖面图。
图7是示出本发明的一实施方式的模拟电路的结构的电路图。
图8是示出本发明第1实施例的差动放大电路的结构的电路图。
图9是示出本发明第2实施例的差动放大电路的另一结构的电路图。
图10是示出本发明第3实施例的差动放大电路的另一结构的电路图。
图11是示出本发明第4实施例的驱动电路的结构的电路图。 图12是示出本发明第5实施例的液晶显示装置的驱动电路的结构 的图。
图13是示出本发明第5实施例的有机EL显示装置的驱动电路的 结构的图。
图14是示出本发明第5实施例的数据驱动器的具体结构的图。 图15是示出本发明第5实施例的存储器的具体结构的图。 图16是说明本发明的效果的电路图。
图17是示出本发明第6实施例的差动放大电路的电路结构的图。 图18是示出本发明第7实施例的源极跟随放大电路的电路结构的图。
图19是示出本发明第8实施例的差动电路的电路结构的图。 图20是示出本发明第9实施例的差动电路的电路结构的图。
具体实施例方式
下面参照附图对实施本发明的薄膜半导体装置及其制造方法的最 佳的一种实施方式进行说明。在以下的方式的说明中设定模拟电路 是指处理连续量的电路，是在稳定工作时的工作点需要空载电流的电 路。逻辑电路是指处理高电平和低电平的2值电压的电路。开关是指 切换两点之间的导通、不导通的元件。
如在现有技术部分中说明的那样，对形成有由多晶硅膜构成的n 沟道型TFT和p沟道型TFT的薄膜半导体装置，为减小TFT的关态电 流，对n沟道型TFT (或p沟道型TFT)进行了沟道掺杂，但是，使 用该方法时，同一沟道型的TFT有相同的VT。于是，当为将TFT的 关态泄漏电流抑制得十分小以实现低功耗而将VT设定高时，产生了模
拟电路的工作速度、动态范围变坏的问题，由于VT的对称性破坏而得 不到良好的电路特性的问题。
另一方面，在硅衬底上形成电路(称作硅电路)时，例如存储电
路的读出放大器存在为了高速响应和抑制泄漏电流而采用2种VT的 例子，采用了按照各个电路对阱电位进行调整来控制VT的方法等。但 是，因为硅电路中存在背栅，所以能够利用阱电位控制等方法，而对 在绝缘基板上设置的TFT，就不能够利用这种方法，不能应用硅电路 技术。
对在绝缘基板上形成的薄膜半导体装置，为在逻辑电路和开关以 及模拟电路中分别控制VT，若对同一沟道型的TFT也分别进行沟道掺 杂的话则可以分别控制VT，然而用此方法时，必须对n沟道型TFT和 p沟道型TFT两者至少各进行1次沟道惨杂，因而薄膜半导体装置的 制造工序变得复杂，特别是对于谋求便携式终端装置等的廉价化的装 置，工序增加造成的价格上升是重要的问题。
另外，利用特开平8-264798号公报所述的方法，虽然能够在同一 沟道型内具有不同的VT，但由于上述公报不以在n沟道型TFT和p 沟道型TFT双方同时进行掺杂为目的，考虑了有源矩阵显示装置的栅 线的布线电阻引起电压降，提供了使距栅线驱动电路越远的TFT，其 VT越小的方法，所以与分别进行沟道掺杂的方法一样，必须对n沟道 型TFT和p沟道型TFT两者至少各进行1次沟道掺杂。
另外，用这些方法时，对n沟道型TFT和p沟道型TFT分别进行 沟道掺杂，所以各沟道型的VT的对称性被破坏，不能解决在构成 C M O S电路等时得不到所希望的电路特性的问题。
另外，本申请的发明人瞄准对各电路的VT进行控制，特别是着 眼于在模拟电路工作时TFT的关态电流特性是不必要的。即，除模拟
17
开关这样的必须切断电流的模拟电路外， 一般说来因模拟电路在工作 时有空载电流流过，而TFT处于开态，关态泄漏电流的大小与模拟电
路的工作性能、功耗无关。而另一方面，TFT的VT越低，模拟电路的 工作速度越快，动态范围也越宽。因此，对于模拟电路，就其工作而 言，TFT的关态电流即使稍微有些增大也不成为问题，其VT越低，性 能越好。
考虑到这种模拟电路的特点，提出了在n沟道型TFT的一部分中 和p沟道型TFT的一部分中同时引入同一掺杂剂的方法，从而不致使 掺杂工序复杂而对n沟道型TFT和p沟道型TFT两者控制适合于电路 的VT。另外， 一直以来正在应用对n沟道型TFT和p沟道型TFT两 者引入不同掺杂剂的方法，而对不同沟道型的TFT引入同一掺杂剂来 控制VT的方法是本申请的发明人提出的新方法。
下面参照图1至图6对实施本发明的最佳方式的薄膜半导体装置 的结构及其制造方法进行说明。在图1至图6中，虽然示出了在绝缘 性基板上形成VT各不相同的n沟道型TFT和p沟道型TFT (共计4 个TFT)的情形，但本发明不限于图中的结构，可以应用于n沟道型 TFT和p沟道型TFT混合存在、至少适用多个一种沟道型的结构。
如图1所示，实施本发明的一个最佳实施方式的薄膜半导体装置 是在经底涂敷层2形成于玻璃、塑料等绝缘性基板1上的多晶硅膜3 上，形成具有以大致相同的浓度引入了 B (硼)沟道区的VT低的p沟 道型TFT (以下称低VT-p型TFT (1 ))和VT高的n沟道型TFT (以 下称高VT-n型TFT (4))，以及不掺杂的VT高的p沟道型TFT (以 下称高VT-p型TFT (2))和VT低的n沟道型TFT (以下称低VT-n 型TFT (3) ) 。 S卩，其特征是不仅对不同的沟道型，就是对同一沟道 型也形成了 VT不同的TFT。在上面的叙述中，所谓高VT或低VT是 表示电位的绝对值的大小关系。参照图2和图3的工序剖面图，对这 种结构的薄膜半导体装置的制造方法进行说明。
首先，如图2 (a)所示，用LPCVD (减压CVD)法、PCVD (等 离子体CVD)法、溅射法等在玻璃、塑料等绝缘性基板1上形成膜厚 约30nm的构成底涂敷层2的氧化硅膜(SiOx)、氮化硅膜(SiNx)等。 该底涂敷层2是为防止杂质从绝缘性基板1向有源层扩散而设置的， 在杂质的影响不成为问题的场合并非必须要设置。之后，用LPCVD法、 PCVD法、溅射法等形成膜厚约20nm 100nm的构成有源层的非晶硅 (以下简称a-Si)膜3a。在用PCVD法的场合，成膜后进行脱氢处理。
接着，如图2 (b)所示，用光刻工艺在a-Si膜3a上形成在进行 掺杂的区域设置了开口的抗蚀剂图形10a，用离子注入法或离子掺杂法 进行沟道掺杂。这里，在现有的薄膜半导体装置的制造方法中，对同 一沟道型TFT的全部(例如图2 (a)的右侧的2个n沟道型TFT)进 行掺杂，而在本发明中，为了通过1次掺杂控制n沟道型和p沟道型 双方的VT，有选择地仅对n沟道型TFT的至少一部分(图中右侧的n 沟道型TFT)禾B p沟道型TFT的至少一部分(图中左侧是p沟道型TFT) 掺杂了 B (硼)。用该离子注入法或离子掺杂法引入的掺杂剂剂量，虽 然随要设定的VT而变，但是，通常在2E+ll 5E+12/cn^的范围内为 宜。
另外，在这里，为了叙述同时形成上述4种TFT的情形，对n沟 道型TFT和p沟道型TFT两者都设置了掺B的TFT和不掺杂的TFT， 但是，在只对n沟道型TFT和p沟道型TFT的一方形成VT不同的TFT 的场合，也可以部分地只对该沟道型掺B。另外，在本方式中将VT不 同的TFT分成了 VT高的TFT和VT低的TFT这2种TFT，但是，也 可以将VT分成3种以上。这时，只要添加掺杂剂种类、剂量不同的掺 杂工序就可以。
之后，如图2 (c)所示，用准分子激光把已对n沟道型TFT的一 部分和p沟道型TFT的一部分进行了掺杂的a-Si膜3a退火(ELA)，
使其结晶，形成具有非掺杂区8和b掺杂区9的多晶硅膜3。
接着，如图2 (d)所示，用光刻工艺将多晶硅膜3刻蚀成岛状图 形后，如图2 (e)所示，用LPCVD法、PCVD法、溅射法等形成氧化 硅膜作为栅绝缘膜4。该栅绝缘膜4的膜厚虽随电源电压、VT等TFT 的特性和规格而异，但通常以在30nm 200nm左右的范围内为宜。之 后，用PCVD法、溅射法等淀积金属、硅、硅化物等导电材料，用光 刻工艺对导电材料构图，形成栅电极5。
接着，如图3(a)所示，用抗蚀剂图形10b覆盖p沟道型TFT形 成区，以栅电极5作为掩模，对n沟道型TFT掺杂P (磷)，接着， 用抗蚀剂图形10c覆盖n沟道型TFT形成区，同样地以栅电极5作为 掩模对p沟道型TFT掺杂B，从而形成源/漏区。另外，n沟道型TFT 掺杂和p沟道型TFT掺杂的顺序是任意的，也可以反过来进行。
这里，在为防止漏附近的高电场区的器件的可靠性下降而形成 LDD (轻掺杂漏)结构的场合，利用抗蚀剂注入掺杂剂对栅进行补偿 后，以栅电极5作为掩模，低浓度地注入P，然后进行激活。作为激活 的方法，除有传统式的热激活、利用激光的激光激活外，还有用灯光、 高温N2的RTA (快速热退火)等，选择最适合于栅金属等结构的激活 工艺。
接着，如图3 (c)所示，在进行氢等离子体处理后，淀积氧化硅 膜、氮化硅膜等作为层间绝缘膜6，在栅和源/漏上形成接触孔，形成 金属作为电极7，进行电极布线。作为该金属，通常使用Al。然后， 虽未图示，形成氮化硅膜等的钝化膜，形成焊盘接触孔，形成薄膜半 导体装置。
这样，在本发明中，通过在对n沟道型的一部分掺杂B时，同时 对一部分p沟道型TFT形成区也掺杂B，可以不增加工序地在同一沟
道型内制出VT不同的2种TFT。另外，由于对低VT-n型TFT和高 VT-p型TFT的沟道区，以大致相等的浓度引入了同一掺杂剂(B)， 所以能够确保VT的对称性。
在以上的说明中，虽然基本上叙述了通过对p沟道型TFT利用借 助于B控制n沟道型TFT的VT的方法，来控制n、 p的VT的方法， 但是，用其他方法，对控制n、 p的VT的方法用同样的考虑方法，也 能够制成在同一沟道型中具有2种VT的TFT。例如，如图4所示，取 代在图2 (b)的工序中掺杂B，形成露出中央的TFT (高VT-p型TFT 和低VT-n型TFT)的抗蚀剂图形10a，利用掺P的方法也能够提高掺 P的p沟道型TFT的VT，降低掺P的n沟道型TFT的VT，制成对n、 p两种沟道型都具有2种VT的TFT。
另外，与这些方法相比，虽然增加了一道掺杂工序，利用反掺相 反导电类型掺杂剂的方法也能够对n、 p两种都制成具有2种VT的 TFT。例如，也可以如图5所示，取代在图2 (b)的工序中对两端的2 个TFT掺杂B，采用在全表面(对n、 p两种)掺B之后(图5 (a))， 形成露出中央的TFT (高VT-p型TFT (2)禾口低VT-n型TFT (3)) 的抗蚀剂图形10a，进行掺P (图5 (b))的方法。这时，在低VT-n 型TFT(3)中实质上降低了 n型杂质浓度，在高VT-p型TFT (2)中 实质上增加了 p型杂质浓度，所以能够对n型、p型都制出2种VT的 TFT。另外，也可以如图6所示，采用在全表面(对n、 p两种)掺P 之后(图6 (a))，形成露出两端的TFT (低VT-p型TFT和高VT-n 型TFT)的抗蚀剂图形10a，进行掺B (图6 (b))的方法。这时，在 高VT-n型TFT (4)中实质上增加了 n型杂质浓度，在低VT-p型TFT (1)中实质上降低了 p型杂质浓度，所以同样能够对n型、p型都制 出2种VT的TFT。
这样，借助于将对p沟道型TFT利用用于控制n沟道型TFT的 VT的B的结构，对n沟道型TFT利用用于控制p沟道型TFT的VT
的P的结构，或者对一部分n沟道型TFT或p沟道型TFT不掺杂B或 P的结构进行组合，可以对同一沟道型制出具有多种不同的VT的TFT。 于是，通过以具有不同VT的TFT来构成需要关态电流特性的开关、 逻辑类电路和需要低VT而不需要关态特性模拟类电路，可以提高双方 的电路特性。
下面说明包含用上述方法形成的TFT的模拟电路的具体例。用低 VT-TFT构成模拟电路虽然能够提高工作速度，扩大动态范围，但是， 若仅用低VT的TFT构成模拟电路，将产生在模拟电路停止工作时因 泄漏电流而消耗电力的问题。于是，借助于设置用于在电路停止工作 时切断低VT的TFT的泄漏电流的、用高VT的TFT构成的开关，在 电路停止工作时断开高VT的TFT开关，抑制模拟电路停止工作时泄 漏电流引起的功耗，来谋求上述问题的解决。
具体而言，实施本发明的最佳方式的电路如图7所示，由输入端 子11、输出端子12、高电位侧电源端子13和低电位侧电源端子14以 及包含低VT-TFT的模拟电路20和用高VT-TFT构成的开关21、 21 构成，模拟电路20根据输入至输入端子11的输入电压Vin，从输出端 子12输出输出电压Vout。开关21、 21分别设置在高电位侧电源端子 13与模拟电路20之间和低电位侧电源端子14与模拟电路20之间，由 控制信号S1及其反转信号S1B控制，控制信号S1为高电平、S1B为 低电平时使模拟电路20激活(可以工作)，而控制信号S1为低电平、 S1B为高电平时使模拟电路20非激活(停止工作)。
在上述结构中，利用由高VT-TFT构成的开关21、 21，当在输入 端子11、输出端子12、高电位侧电源端子13、低电位侧电源端子14 各端子之间的电流通路路径上含低VT-TFT时，可以切断该电流通路， 使电路停止工作，并且抑制由停止工作时的泄漏电流引起的功耗。另 外，还能够抑制电路停止工作时由泄漏电流引起的电位变动等对输入 端子11、输出端子12的影响。
22
例如，即使在输入端子11与低电位侧电源端子14之间存在含低
VT-TFT的电流通路路径，借助于开关22也能够切断电流通路，即使 在高电位侧电源端子13与输出端子12之间存在含低VT-TFT的电流通 路路径，借助于开关21也能够切断电流通路。另外，即使在高电位侧 电源端子13与低电位侧电源端子14之间存在电流通路路径，借助于 开关21或开关22的某一方也能够切断电流通路。
这样，用本发明的方法，通过形成含低VT-TFT的模拟电路20和 用高VT-TFT构成的开关21、 21，可以实现模拟电路的高性能化(提 高工作速度，扩大动态范围)，同时还能够防止由泄漏电流引起的功 耗。借助于这种防止泄漏电流的结构，即使在将本发明的结构应用于 要求低功耗的移动装置的驱动电路的场合，也能够减少在模拟电路中 使用的低VT-TFT关断时的泄漏电流的限制。具体而言，对高VT-TFT 关断时的泄漏电流通常要求在阈值电压下的电流(约10々A)的万分之 一以下(约10-"A)，与此相对，低VT-TFT关断时的泄漏电流只要在 阈值电压下的电流(约10;A)以下就可以，因而可以增加设计上的自 由度。另外，上面给出的电流值是大概的标准。
该模拟电路20的结构可以应用于放大电路、电源电路、比较器、 驱动电路等各种电路的模拟电路部。另外，低VT-TFT最好是增强型的， 但即使是有点耗尽型也没有关系。
实施例
下面对上述实施方式的电路的具体结构进行说明。另外，关于下 面的电路结构，为说明简单，虽然制成了具备VT高的TFT和VT低的 TFT这两种TFT的结构，但是也可以制成另外还具备其VT与这2种 TFT的不同的第3种TFT的结构。 一般说来，低VT的TFT的关态泄 漏电流比高VT的TFT的大。
首先，参照图8说明本发明第1实施例的具备2种VT的TFT的 模拟电路。图8是示出将本发明的结构应用于差动放大电路的例子的 电路图。在以下的说明中，对高VT和低VT的TFT两者都设定为绝缘 栅型晶体管。
如图8所示，本实施例的电路是由差动级和放大级构成的最简单 的差动放大电路，是将低VT-TFT应用于差动级(图8的23)，用低 VT-TFT形成差动对101、 102，用高VT-TFT形成用于切断差动对101、 102的电流通路的开关501的差动放大电路。除差动对101、 102外， 全部用与开关501相同的高VT-TFT形成。差动级、放大级两者虽然各 自都是流过空载电流的模拟电路部，但在本实施例中，对只是用低 VT-TFT形成差动对101、102的实施例进行说明。下面详细地说明图8， 差动级用由n沟道晶体管组成的差动对101、 102;驱动差动对、经晶 体管开关501被连接在差动对与低电位侧电源端子14之间的电流源 105;以及为差动对的负载电路、被连接在差动对与高电位侧电源端子 13之间的、由p沟道晶体管组成的电流镜电路103、 104构成。
电流镜电路的输入端(晶体管104的漏与栅的连接点)与差动对 的晶体管102的漏连接，其输出端与差动对的晶体管101的漏连接， 晶体管101的漏构成差动级的输出。放大级由差动级的输出输入至其 栅极、其源与高电位侧电源端子13连接、其漏与输出端子12连接的p 沟道晶体管106;串联连接在输出端子12与低电位侧电源端子14之间 的电流源107和晶体管开关502;以及被连接在p沟道晶体管106的栅 极与高电位侧电源端子13之间的晶体管开关503构成。控制信号Sl 分别输入至晶体管开关501、 502、 503。另外，在本实施例中，由于2 个差动输入端子是绝缘栅型晶体管的栅端子，所以是在差动输入端子 与电源端子、输出端子之间构成了不产生电流通路的结构。
在该差动放大电路工作时，使控制信号Sl为高电平，将开关501、502接通，将开关503断开。据此，差动级的输出随2个差动输入电压 Vin ( + ) 、 Vin (-)的电压差而变化，p沟道晶体管106的漏电流被p 沟道晶体管106的栅电压变化控制，输出电压Vout由与电流源107的 电流的平衡决定。作为一个例子，当将差动对的反转输入端子(晶体 管102的栅极)与输出端子12连接时，可以形成输出与非反转输入端 子(晶体管101的栅极)的输入电压相等的电压的电压跟随器电路。 另外，当工作时，在差动级，由电流源105控制的空载电流流过的差 动对IOI、 102和电流镜电路103、 104。另一方面，在放大级，流过p 沟道晶体管106的空载电流随连接在输出端子12的电路而异，当存在 从输出端子12向外电路流动的一定的放电电流时，流过p沟道晶体管 106的空载电流是放电电流与被电流源107控制的电流的总和电流。另 外，当在输出端子12连接电容性负载时，在电容的充放电完成后的稳 定工作状态下，只是被电流源107控制的空载电流流过p沟道晶体管 106。
另一方面，在停止工作时，使控制信号S1为低电平，将开关501、 502断开，将开关503接通。由于差动级的开关501处于断开状态，所 以流入低电位侧电源端子14的电流被切断，差动级的输出向高电位电 源电压VDD变化。由于放大级的开关503处于接通状态，所以p沟道 晶体管106的栅电压提高到高电位电源电压VDD， p沟道晶体管106 处于关断状态。另外，由于开关502处于断开状态，所以输出端子12 与低电位侧电源端子14之间的电流通路也被切断。这样，差动放大电 路的工作、停止工作被控制信号S1控制。
该差动放大电路的动态范围(相对电源电压范围的输出电压范 围)，其上限是高电位电源电压VDD，下限是从低电位电源电压VSS 仅减去n沟道晶体管101、 102的阈值电压的范围。因此，在图8的结 构中，由于用低VT-TFT形成差动对101、 102，所以差动级23的工作 范围增宽，可以扩大差动放大电路的动态范围。另外，该差动放大电 路在停止工作时，由于用低VT-TFT构成的差动对101、 102的电流通
路被用高VT-TFT形成的开关501切断，所以不因泄漏电流而增加功耗。 [实施例2]
下面参照图9说明本发明第2实施例的具备2种VT的TFT的模 拟电路。图9是将低VT-TFT应用于差动级(图9的23)，用低VT-TFT 形成差动对IOI、 102和电流镜电路103、 104，用高VT-TFT形成切断 差动对和电流镜电路的电流通路的开关501的差动放大电路。除差动 对101、 102和电流镜电路103、 104外，全部用与开关501相同的高 VT-TFT形成。
由于用低VT-TFT形成差动对101、 102，所以可以与图8—样， 加宽差动级23的工作范围，扩大差动放大电路的动态范围。另外，由 于借助于用低VT-TFT形成电流镜电路103、 104，减小了作为负载电 路对差动对的负载，所以电流镜电路的工作响应加快，可以加快差动 放大电路的工作。另外，也可以制成将低VT-TFT只应用于电流镜电路 103、 104，用高VT-TFT形成切断差动对电流通路的开关501差动放大 电路。这时，也与图8的放大电路一样，利用低VT-TFT可以提高差动 放大电路的性能，通过设置用高VT-TFT形成的开关501，可以防止由 低VT-TFT的泄漏电流引起的功耗增加。
下面参照图10说明本发明第3实施例的具备2种VT的TFT的模 拟电路。图IO是示出将本发明的结构应用于差动放大电路的另外的例 子的电路图。
如图IO所示，本实施例的电路是将低VT-TFT应用于差动级(图 10的23)和放大级(图10的24)的差动放大电路，是用低VT-TFT 形成差动对IOI、 102和电流镜电路103、 104，用高VT-TFT形成切断 差动对和电流镜电路的电流通路的开关501，另外用低VT-TFT形成放 大级的p沟道晶体管106，用高VT-TFT形成切断在高电位侧电源端子
13与输出端子12之间设置有p沟道晶体管106的电流通路的开关504 的差动放大电路。
晶体管开关504与p沟道晶体管106串联连接在高电位侧电源端 子13与输出端子12之间，这是由于，若晶体管开关504不与p沟道 晶体管106串联连接，差动放大电路在停止工作时往往会产生由于低 VT-TFT的p沟道晶体管106的泄漏电流，使输出端子12的电压上升 等影响。控制信号Sl的反转信号S1B输入至该晶体管开关504的栅极， 在差动放大电路工作时开关501、 502同时接通，停止工作时开关501、 502同时断开。
本实施例的效果，就将低VT-TFT应用于差动级(图10的23) 的情形而言，与图9的相同，加宽了差动级23的工作范围，可以扩大 差动放大电路的动态范围。另外，在本实施例中，通过用低VT-TFT 形成放大级(图10的24)的p沟道晶体管106，电源电压范围的p沟 道晶体管106的导通区域加宽，差动级输出(晶体管106的栅电压) 的变化范围的晶体管电流驱动能力的上限提高，因而能够提高差动放 大电路的工作速度。这样，在本实施例中，也能够不引起功耗增加而 提高差动放大电路的性能。
下面参照图11说明本发明第4实施例的具备2种VT的TFT的模 拟电路。图11是示出将本发明的结构应用于差动放大电路的例子的电 路图。
本实施例是将图10的差动放大电路与在晶体管的极性方面同图 10对称的结构的差动放大电路的2个差动放大电路(图11的30和40) 进行组合而构成的差动放大电路。图11的2个差动放大电路30、 40 变为分别将非反转输入端子Vin ( + )与输入端子11连接，并且还将各 自的输出端子共同与输出端子12连接，另外，2个差动放大电路都是
将反转输入端子Vin (-)与输出端子12共同连接的电压跟随器结构。
借助于控制信号S1、 S2和它们反转信号S1B、 S2B，可以独立地控制 2个差动放大电路的工作和停止工作。
在图11的差动放大电路中，当差动放大电路30被控制信号S1、 S1B激活而工作时，可以通过p沟道晶体管106进行高速充电工作， 当差动放大电路40被控制信号S2、 S2B激活而工作时，可以通过n沟 道晶体管206进行高速放电工作。通过对控制信号S1、 S1B、 S2、 S2B (S1B、 S2B分别是S1、 S2的反转信号)进行控制，可以适当地切换 高速充电工作和高速放电工作而进行工作。因此，图ll的差动放大电 路既能抑制流过电流源107和207的电流，求得了低功耗，又可以高 速工作。
另外，输出端子12经用信号PC和PCB控制的互补型开关131、 132与电源VCC连接。由此，可以根据需要将输出端子12的电压预充 电至电源电压VCC或进行预放电。构成图11的2个差动放大电路30、 40的工作范围虽然仅减小(变窄)了构成各自的的差动对的晶体管的 阈值电压的量，但是，借助于电源VCC的预充电或预放电，图11的 驱动电路可以实现与电源电压范围相等的工作范围。另外，电源VCC 也可以是具有多个电压电平的可变电源。
下面参照图12至图15说明本发明第5实施例的具备2种VT的 TFT的在绝缘基板上形成的图像显示装置用电路。图12是示出将本发 明应用于液晶显示装置的例子的图，图13是示出应用于有机EL显示 装置的例子的图。另外，图14和图15是示出其具体电路结构的图。
图12示出了在同一绝缘基板上形成了显示部和显示控制器、驱动 器等为驱动显示部所必须的驱动电路、外围电路的TFT基板侧的电路 方框图的实施例。在图12中，系统电源和数字图像信号、控制信号从
28TFT基板31的外部输入。这些信号被送到显示控制器36中，数字图 像信号被送到存储器37中。另外，数字图像信号的传送方法可以是与 地址信号对应地进行传送的方法，或者以串行或并行的方式进行传送 等各种各样的方法，根据传送方法设置必要的信号、必要的电路。各 方框部分根据从显示控制器36传送来的控制信号进行工作控制。电源 电路35以系统电源为基础产生各方框部分所必须的电源电压。数字图 像信号存储在存储器37中，按照时序从存储器37中读出的图像信号 被传送至数据驱动器34中。数据驱动器34由灰度(等级)电压发生 电路、数据闩锁电路、解码器、输出放大电路等构成，由输出放大器 放大根据数字图像信号选择的灰度电压，并将其输出至数据线43。栅 驱动器33输出用于依次选择各栅线42的扫描信号。在显示部32中， 栅线42与数据线43交叉地配置。另外，存储器37最好能够存储1帧 或多帧图像数据。
在图12中示出了显示部32为有源矩阵型的结构。在有源矩阵型 显示部中，像素被配置成矩阵状，对每个像素设置了 TFT41， TFT41 的控制端与栅线42连接，漏极与数据线43连接，源极与像素电极连 接。在图12中虽作了省略，但它是还具有与TFT基板31相向的、设 置了透明电极的对置基板，在TFT基板31与对置基板之间封入了液晶 的结构。在像素与对置基板的电极(公用线44)之间的液晶形成液晶 电容45，借助于由它与存储电容器46 —起保持被施加在电容两端的电 压差来控制液晶的透射率，可以进行灰度显示。另外，共用驱动器38 产生施加至对置基板上的电极的电压信号，从TFT基板侧传送到对置 基板上的电极(共用线44)。
由于在图12所示的TFT基板31上一体化地形成了显示部32及 其驱动电路和外围电路，所以能够用一道工序形成TFT和布线，在本 发明中，对在绝缘基板(TFT基板31)上形成的TFT，可以同时形成 对每种极性具有不同VT的TFT (高VT-TFT和低VT-TFT)。于是， 借助于将低VT-TFT应用于电路工作时需要空载电流的模拟电路部，而 将高VT-TFT应用于逻辑电路和开关，可以不增加功耗地实现模拟电路
部的工作速度提高、动态范围扩大，由此，可以提高显示装置的性能。
图13与图12 —样，是在绝缘基板上一体化地形成了显示部及其 驱动电路和外围电路的显示装置的电路方框图，示出了有代表性的有 机EL显示装置的TFT基板侧的电路方框图。在图13中，对与图12 中的元件有同样功能者，使用了相同的元件标号。图13也示出了显示 部32是有源矩阵型的结构。在有机EL显示装置的有源矩阵型显示部 中，像素被配置成矩阵状，对每个像素设置了开关TFT 51、电流控制 TFT 54和用有机薄膜形成的发光二极管OLED 55 (有机发光二极管)， TFT 51的控制端与栅线52连接，其漏与数据线53连接，其源与TFT 54 的控制端连接。TFT 54的源与高电位电源VDD连接，其漏与OLED 的一端连接，低电位电源VSS施加至OLED的另一端。另外，低电位 电源VSS施加至在阴极基板侧形成的电极上，这在图13中未示出。当 TFT 51为导通状态、与图像信号对应的电压被施加至TFT 54时，在 OLED 55中流过与TFT 54的栅压与高电位电源VDD的电压差相应的 电流，OLED 55以与电流的大小相应的亮度发光。这样，通过控制流 过OLED55的电流，可以进行灰度显示。另外，图13中的共用驱动器 38是产生被施加至阴极基板侧的电极上的电压VSS的电路，当电压 VSS为GND时，也可以不设置它。
由于在图13所示的TFT基板31上一体化地形成了显示部32及 其驱动电路和外围电路，所以能够用一道工序形成TFT和布线，在本 发明中，对在绝缘基板(TFT基板31)上形成的TFT，可以同时形成 对每种极性具有不同VT的TFT (高VT-TFT和低VT-TFT)。于是， 借助于将低VT-TFT应用于在电路工作时需要空载电流的模拟电路部， 而将高VT-TFT应用于逻辑电路和开关，与图12相同，可以不增加功 耗地实现模拟电路部的工作速度提高、动态范围扩大，由此，可以提 高显示装置的性能。
对图12和图13进行更详细的说明，作为图12和图13的模拟电 路的具体例，有数据驱动器34的输出放大器、电源电路35的调节器、 存储器37的读出放大器等，借助于用低VT-TFT形成它们的一部分元 件，可以扩大动态范围、提高高速工作性能，从而可以提高显示装置 的性能。例如，若按照本发明提高了数据驱动器34的输出放大器的工 作速度，可以在短时间内向各数据线43输出灰度电压，因此可以实现 要求在短时间内进行数据线驱动的高精细度的面板。
作为逻辑电路和开关的具体例，有栅驱动器33、显示控制器36、 显示部32的像素部的开关(图中的TFT41)等，为了防止泄漏电流引 起的功耗增加或误动作，用高VT-TFT形成用于构成这些电路的TFT。 另外，在数据驱动器34、存储器37等中也含许多逻辑电路、开关。艮P， 无论哪一个电路块，即使是逻辑电路为其主体，也往往会含一部分模 拟电路。在图14和图15中示出了这种电路块的代表例。
图14是示出数据驱动器34的结构例的图。图14的数据驱动器由 灰度电压发生电路200、闩锁电路400、解码器300、放大电路100和 输出端子组500构成，灰度电压发生电路200由在其两端施加了电源 电压VH和VL的电阻串构成，输出由电阻串的各分抽头生成的灰度电 压(多值电平电压)，闩锁电路400取入输入到数据驱动器34中的图 像数字数据，在规定的时刻将其输出至解码器300中，解码器300选 择与从闩锁电路400输出的数字数据对应的灰度电压，输出至放大电 路IOO，放大电路IOO放大输入的灰度电压，并将其输出至与数据线(图 12的43、图13的53)连接的输出端子。另外，从数据驱动器的外部 传送至闩锁电路的图像数字数据最好从图12或图13的存储器37中读 出，以并行的形式直接输入至闩锁电路400，但是，如果数据以串行的 形式传送来时，也可以制作成设置移位寄存器，与时钟同步地依次取 入至闩锁电路400的结构。图14中的闩锁电路400是逻辑电路。另外， 解码器300虽是处理多值电平的电路，但也是由开关构成的电路，它 与闩锁电路400两者都用高VT-TFT形成。另一方面，放大电路100 是模拟电路，可以适用图8至图11示出的差动放大电路。借助于将本
发明应用于放大电路100，可以不增加功耗地实现放大电路100的工作 速度提高、动态范围扩大。另外，由于图14的灰度电压发生电路200 不含TFT，所以省略其说明。
另外，图15是示出上述非专利文献1 (近代科学出版社，超LSI 入门系列5，《MOS集成电路基础》，p.64)的在绝缘基板上形成静态 RAM的存储器37的结构例的图，它由存储单元阵列600、数据输入缓 冲器700、数据输出缓冲器800和读出放大器900等构成。图15的存 储器由行地址和列地址指定存储单元600，根据写启动信号的电平(低 电平、高电平)对指定的存储单元600进行写入或读出。读出放大器 900将从存储单元600读出的数据放大，起快速进行读出工作的作用。 在图15中，存储单元600是双稳态多谐振荡器结构，数据输入缓冲器 700和数据输出缓冲器800都是逻辑电路，分别用高VT-TFT形成。另 一方面，读出放大器900有与图8至图IO的差动级(各图中的21)大 致相同的结构，如图8至图IO的差动级那样，用低VT-TFT形成差动 对、电流镜电路，通过设置用于切断它们的电流通路的、用高VT-TFT 形成的开关可以实现不增加功耗地提高读出放大器900的工作速度， 扩大其动态范围。
另外，模拟电路可以构成绝缘基板上的任意电路，可以对其应用 本发明。例如，对图12、图13中的像素部虽然只用了开关TFT，但为 像素部也可以设置各种功能电路，当在该功能电路中使用模拟电路时， 也可以应用本发明，以提高其性能。
另外，当在绝缘基板上单独地形成图14的数据驱动器、图15的 存储器等电路块，将其分别制成芯片时，不言而喻，也可以通过将本 发明应用于模拟电路，实现不增加芯片功耗而比现有技术的芯片有高 的性能。
如在上述各实施例中所示，通过配置用本发明的方法形成的低
VT-TFT和高VT-TFT来构成电路，可以利用低VT-TFT来提高模拟电 路的性能，而用高VT-TFT来防止电流的泄漏。为了明确本发明的这种 效果，下面对将低VT-TFT应用于倒相器、开关等逻辑电路的结构(本 发明中所不包含的情形)的问题进行说明。
图16 (a)是示出用低VT-TFT形成的倒相器的电路结构的图。图 16(a)的倒相器由p沟道晶体管901和n沟道晶体管902构成，所述 p沟道晶体管901的源极与高电位侧电源VDD连接，所述n沟道晶体 管902的漏极和p沟道晶体管901的漏极一起与输出端子12连接、栅 极和p沟道晶体管901的栅极一起与输出端子ll连接。关于倒相器的 工作，在输入Vin为低电平(VSS)时，p沟道晶体管901导通，n沟 道晶体管902关断，输出Vout为高电平(VDD)，在输入Vin为高电 平(VDD)时，p沟道晶体管901关断，n沟道晶体管902导通，输出 Vout为低电平(VSS)。
这样，p沟道晶体管901、 n沟道晶体管902的一方关断。但是， 由于用低VT-TFT形成p沟道晶体管901、 n沟道晶体管902，所以当 其关态泄漏电流比较大时，虽然倒相器的工作可以高速化，但产生了 因关断的晶体管的泄漏电流而增加功耗的问题。与此相对，在本发明 中，将低VT-TFT用于模拟电路，所以其工作既能高速化，但又不增加 功耗。
图16 (b)是示出将低VT-TFT应用于时钟倒相器的结构(本发明 中所不包含的情形)的图。在图16 (b)中，晶体管开关903被连接在 图16 (a)的用低VT-TFT形成的倒相器与高电位侧电源端子13之间， 晶体管开关904被连接在图16 (a)的倒相器与低电位侧电源端子14 之间，控制信号S3和S4输入至晶体管903、 904各自的栅极。
在图16 (b)的结构中，由于当高VT-TFT的晶体管903、 904同
时关断时，电流通路完全被切断，所以即使用低VT-TFT形成的晶体管
901、 902的泄漏电流大，也不影响工作。但是，当高VT-TFT的晶体 管903、 904的至少一方导通时，往往影响工作。例如，当晶体管901、
902、 903、 904分别为关断、导通、导通、关断时，如果晶体管901的 泄漏电流大，则电荷从高电位侧电源端子13流入输出端子12，往往发 生误动作。
图16 (c)是示出将低VT-TFT应用于开关的结构(本发明中所不 包含的情形)的图。图16 (c)是与图8的差动级类似的结构，是代替 高VT的晶体管501，设置了低VT-TFT开关951的差动级。该结构是 在包含低VT-TFT的差动对的电流通路路径上未设置用高VT-TFT构成 的开关的结构。因此，在使S1为低电平、让差动级停止工作时，由电 流源915控制的电流也流过差动级，因此，如果低VT-TFT开关951 的泄漏电流大，则差动级停止工作时的功耗因之增加。这样，若对模 拟电路中的开关也用低VT-TFT，则产生功耗增加的问题。与此相对， 在本发明中，将低VT-TFT用于模拟电路的流过规定的内部电流的电路 部，但不用于开关。另外，关于电流通路路径，由于是在包含低VT-TFT 的电流通路路径上还含有用高VT-TFT构成的开关的结构。所以不增加 功耗。
另外，下面参照图17说明本发明第6实施例的具备2种VT的TFT 的模拟电路。图17是示出将本发明应用于差动放大电路的另外的实施 例的电路结构的图。
如图17所示，本实施例的差动放大电路的差动级23具有低 VT-TFT，放大级24具有低VT-TFT。即，在差动级23中，用高VT-TFT 构成组成差动对的晶体管对101、 102和插入电流源501与电源VSS之 间的开关晶体管501，用低VT-TFT形成构成作为差动对的有源负载电 路的电流镜电路的晶体管的103、 104。用低VT-TFT形成放大级24的
p沟道晶体管106，用高VT-TFT构成插入p沟道晶体管106的源极与 高电位侧电源端子13之间的晶体管504，用高VT-TFT形成在输入端 子12与低电位侧电源端子14之间与电流源107串联连接的n沟道晶 体管502。另外，在用晶体管形成电流源105、 107的场合，由于电流 源105、 107分别与晶体管501、 502串联连接，所以可以用低VT-TFT 和高VT-TFT的任何一种形成。控制信号Sl被输入至起开关元件作用 的晶体管501、 502的栅极，控制信号Sl的反转信号S1B被输入至晶 体管504的栅极。差动放大电路工作时(激活时)晶体管501、 502、 504为导通状态，停止工作时(非激活时)晶体管501、 502、 504为关 断状态。
在图17所示的电路中，在信号S1为高电平、差动级23和放大级 (输出放大级)24为激活状态时，例如，若非反转输入端子lib的信 号电压Vin ( + )相对反转输入端子lla的信号电压Vin (-)向较大的 方向变化，则n沟道晶体管101的栅-源电压增大，漏电流增大，由于 晶体管103的开态电阻上的电压降，差动级23的输出节点的电压下降， p沟道晶体管106的栅-源之间的电位差变得更大，因此，p沟道晶体管 106的漏电流(源电流)增大，由于它与恒电流源107的电流(汇点电 流)之差，输出端子的电压Vout以与非反转输入端子llb的信号电压 Vin ( + )相同相位上升(例如在为电容性负载等的场合，与输出端子 12连接的负载电容器的累积电荷增多)。若非反转输入端子lib的信 号电压Vin ( + )相对反转输入端子lla的信号电压Vin (-)向较小的 方向变化，则n沟道晶体管101的栅-源电压减小，漏电流减小，由于 晶体管103的开态电阻上的电压降，差动级23的输出节点的电压上升， p沟道晶体管106的栅-源之间的电位差变得更小，因此，p沟道晶体管 106的漏电流(源电流)减小，由于它与恒电流源107的电流(汇点电 流)之差，输出端子的电压Vout以与非反转输入端子llb的信号电压 Vin ( + )相同相位下降，当p沟道晶体管106截止时，输出端子12的 电荷被放电，电压Vout达到低电位电源电压VSS侧的下限。
本实施例图10中的差动级101、 102用低VT-TFT构成，而用高 VT-TFT。这时，差动级23的工作范围虽未扩大，但是，由于用低VT-TFT 形成电流镜电路103、 104和输出放大级24的晶体管106，所以与图 IO—样，可以提高差动放大电路的工作速度。另外，电流镜电路103、 104虽是一级结构，但在用低VT-TFT形成多级型电流镜电路的全部或 一部分的结构中，自然也能实现同样的效果。
另外，在图8至图10以及图17中，示出了在差动放大电路中使 用低VT-TFT实现高性能的实施例，下面对应用低VT-TFT的部位(元 件)及对差动放大电路的性能的影响进一步作详细说明。
如在上述各实施例中所述，用低VT-TFT形成差动放大电路的差 动对时(其余，用高VT-TFT形成)可以扩大输入输出电压范围。另外， 用低VT-TFT形成电流镜电路、输出放大级的晶体管时可以提高工作速度。
但是，用低VT-TFT形成差动对时，也存在差动放大电路的工作 速度降低的情形。下面的情形就是这种情形在构成差动对的低 VT-TFT的阈值电压比高VT-TFT的阈值电压充分小时，这时，对于高 电位侧电源电压VDD附近的输入电压，差动放大电路的工作速度下降。
参照图8对此进行说明，当差动对IOI、 102的输入电压Vin ( + ) 在高电位侧电源电压VDD附近时，差动对101、 102的共同源电位也 上升至VDD侧。这时，差动对的输出电压(晶体管101的漏电压)的 振幅最大，是电源电压VDD与差动对101、 102的共同源电位之间的 电压范围。因此，当低VT-TFT的差动对101、 102的阈值电压十分小 时，差动对的输出电压的振幅变小，放大晶体管106的放大作用减小， 其结果是差动放大电路的工作速度降低。但是，在差动放大电路的输 出电压范围的上限远比高电位侧电源电压VDD低时，不存在问题。因 此，为了扩大输入输出电压范围，当对差动对用低VT-TFT时，需要考
36
虑输入输出电压范围的上限和工作速度，来设定低VT-TFT的阈值电 压。g卩，图8所示的差动放大电路虽能够扩大输入输出电压范围，但
也存在速度降低的可能性。
图IO所示的差动放大电路可以扩大输入输出电压范围，与图8所 示的差动放大电路相比，也能够提高工作速度。
另外，图17的差动放大电路，虽然输入输出电压范围无变化，但 能够充分地提高工作速度。
按以上所述来选择应用低VT-TFT的部位(元件)，可以提高所 需要的性能。
下面对将低VT-TFT和高VT-TFT的结构应用于差动放大电路以 外的放大电路的实施例进行说明。图18是示出本发明第7实施例的源 跟随器放大电路的电路结构的图。参照图18，本实施例的源跟随器放 大电路具备在高电位侧电源端子13与输出端子12之间串联连接的n 沟道型晶体管111和p沟道开关晶体管511;以及在低电位侧电源端子 14与输出端子12之间串联连接的电流源112和n沟道开关晶体管512。 对n沟道晶体管111的栅极施加输入电压Vin，对晶体管512、 511的 栅极分别施加控制信号S1和它的反转信号S1B。当控制信号S1、 S1B 分别为高、低电平时，该源跟随器放大电路被激活；当控制信号Sl、 S1B分别为低、高电平时，该源跟随器放大电路被非激活。图18的放 大电路的作用是当Vin上升时n沟道晶体管lll进行源跟随器工作， 升高输出电压Vout，并稳定在偏离输入电压Vin仅为晶体管111的栅-源间电压的量的电压。另外，当Vin下降时，n沟道晶体管lll一度成 为关态，输出电压Vout因电流源112的放电作用而下降，在电压Vin 与Vout的电位差超过晶体管111的阈值电压时，晶体管111再度成为 开态，并稳定在偏离输入电压Vin仅为晶体管111的栅-源间电压的量
的电压上。在图18的放大电路中，用低VT-TFT形成晶体管111，用 高VT-TFT形成其他晶体管。由此得到的效果是由于晶体管111的阈 值电压降低，所以放大电路的动态范围扩大，同时源跟随器的工作速 度提高。另一方面，由于用高VT-TFT形成晶体管开关511、 512，所 以在放大电路停止工作时也不发生由泄漏电流引起的功耗增加。
下面参照图19说明本发明第8实施例。在使用低VT-TFT的图8 乃至图ll、图17和图18所示的放大电路的各实施例中，独立地设置 了用于切断从高电位侧电源端子13到低电位侧电源端子14的电流通 路的专用开关晶体管。与此相对照，本实施例是使高VT-TFT同时具有 开关功能的实施例。
图19是使构成图8所示的差动级23的电流源105的晶体管105 具有图8的开关501的功能的电路图，去掉了图8的开关晶体管501。
作为代表例，图19示出了差动级23，未示出放大级24。电流源 105用高VT-TFT形成，偏置电压VB1施加至其栅极。然后，在激活 差动放大电路时，将偏置电压VB1设定为规定的电压，在非激活差动 放大电路时，将偏置电压VB1设定为电源电压VSS。在差动放大电路 非激活时，由于用高VT-TFT形成的电流源105关闭，所以不会因泄漏 电流而增加功耗。这样，在本实施例中，通过对用晶体管构成的电流 源105设置开关功能，可以实现与图8所示的差动级23相同的作用、 效果。
图20是示出图19所示的结构的变例的图。参照图20可知，该图 是使构成作为图8所示的差动级23的差动对的有源负载的电流镜电路 的晶体管103、 104还具备开关功能的电路图。在图20所示的例中， 从图8的差动级23中去掉了开关用晶体管501，添加了高VT-TFT的p 沟道晶体管108、 109。 p沟道晶体管108连接在构成电流镜电路的晶
体管103、 104的共用栅与晶体管104的漏之间，控制信号S1B(控制 信号S1的反转信号)输入其栅极，晶体管109连接在构成电流镜电路 的晶体管103、 104的共用栅与高电位侧电源端子13之间，控制信号 Sl输入其栅极。在激活差动放大电路时，使控制信号S1、 S1B分别为 高、低电平。这时，晶体管108、 109分别导通和关断，晶体管103、 104构成电流镜电路。另一方面，在使差动放大电路非激活时，使控制 信号S1、 S1B分别为低、高电平。这时，晶体管108、 109分别关断和 导通，晶体管103、 104的共用栅为高电位侧电源电压VDD，晶体管 103、 104成为关态，在晶体管104的漏与栅之间，也因关闭状态的晶 体管108而成为非导通状态。
由于用高VT-TFT形成的晶体管103、 104、 108皆关断，所以空 载电流完全被切断，不因泄漏电流而增加功耗。这样，在本实施例中， 通过对由晶体管103、 104构成的电流镜电路附加开关功能，可以实现 与图8所示的实施例的差动级23相同的作用、效果。
以上虽然是参照图8进行了说明，但本发明的其他实施例也可与 本实施例一样，是以如下方式形成的任意的结构即，切断空载电流 的、用高VT-TFT形成的开关不一定是切断电流的专用开关，它同时兼 具开关功能和其他功能。
另外，作为图8等的变例，也可以以源跟随器结构(n沟道晶体 管)构成放大级的p沟道晶体管106。这时，成为开关503的源极与低 电位侧电源端子14连接、漏极与源跟随器晶体管的栅极连接、控制信 号Sl的互补信号S1B输入栅极的结构。另外，当然也可以将图10等 的放大级24制成图18所示的源跟随器结构。另外，在将放大级的晶 体管制成跟随器结构时，反转输入信号Vin (-)和非反转输入信号Vin (+ )成为将图10所示状态进行对调的状态，输入端子lla成为接受 信号电压Vin( + )的非反转输入端子，而输入端子llb成为接受信号 电压Vin (-)的反转输入端子。
在上述实施例中，对于5V系列，高VT-TFT的阈值例如为±1.0~ ±1.2V左右， 低VT-TFT的阈值例如为士0.0 士0.2V左右。这里，+是 n沟道型TFT的阈值，-是p沟道型TFT的阈值(p沟道型TFT导通时 的栅-源间电压)。关于p沟道型TFT的阈值高低，以去掉符号的绝对 值进行比较，就是说0.2V (-0.2V的绝对值)的阈值比1.2V (-1.2V的 绝对值)的阈值低。
以上，参照附图对本发明的实施例进行了说明，但本发明不是只 限于上述实施例，自然也包含在本申请的权利要求范围的各要求项的 范围内，本领域的技术人员能够进行的各种变形、修正。
例如，在上述实施例中，以多晶硅薄膜晶体管(polycrystalline silicon TFT)为例进行了说明，但是，本发明当然不是将晶体管的沟道 区限定于多晶硅薄膜。例如，本发明也含因硅结晶粒径的扩大，晶体 管的沟道区位于一个晶粒内的情形。
另外，利用激光进行结晶的多晶硅膜的形成也可以用固相生长进 行结晶。
还有，本发明的作用、效果并非只用限定的薄膜半导体装置的制 造方法才能实现。在上述实施例中，与用少的工序数实现的制造方法 一起说明了本发明，但也可以分多次进行沟道掺杂，对同一沟道型形 成不同VT的TFT。这时，虽然增加了工序数(制造成本提高)，但在 例如与造价相比更重视电路性能的场合，通过制成如在本发明的实施 例(图7 图11、图17 图20)中说明的结构，可以提高电路性能。在 用其他的制造方法进行构成的场合，也是一样。
但是，利用在上述实施例中说明的制造方法，既能抑制制造成本 的增加，又能实现电路性能的提高。
权利要求
1.一种差动放大电路，其特征在于具备差动级和输出放大级，该差动级具有差动对，以差动方式接受施加至输入对的信号电压；负载元件对，被连接在上述差动对的输出对与第1电源之间、由导电类型与构成上述差动对的晶体管对相反的晶体管对构成；以及电流源，连接在上述差动对与第2电源之间、对上述差动对供给恒定电流，该输出放大级接受上述差动对的输出，从输出端子输出输出信号，上述差动对和/或上述负载元件对由阈值相对低的晶体管对构成，具备起控制上述差动级的激活/非激活的第1开关作用、具有比上述低阈值晶体管的阈值为高的阈值、在上述差动对和上述第2电源之间与上述电流源串联连接、由输入至控制端子的控制信号进行导通/截止控制的晶体管，或者，由具有比上述低阈值晶体管的阈值为高的阈值、由输入至控制端子的控制信号进行导通/截止控制的晶体管构成上述电流源，上述输出放大级具有连接在上述第1电源与上述输出端子之间、其控制端子接受上述差动对的输出的、阈值相对低的输出级晶体管；以及在上述第1电源与上述输出端子之间，与上述输出级晶体管串联连接、根据上述控制信号以与起上述第1开关作用的晶体管相同相位被导通截止、其阈值比上述低阈值晶体管的阈值高的晶体管。
2. 如权利要求l所述的差动放大电路，其特征在于 上述晶体管由在绝缘性基板上的、以结晶硅膜为有源层的薄膜晶体管构成。
3. 如权利要求l所述的差动放大电路，其特征在于 上述晶体管由以在绝缘性基板上形成的多晶硅膜为有源层的薄膜 晶体管构成。
4. 一种差动放大电路，其特征在于具有第1差动级、第2差动级、第1输出放大级和第2输出放大级，所述第1差动级具有第1差动对，以差动方式接受来自第1、 第2输入端子的输入信号电压；第1负载元件对，连接在上述第1差 动对的输出对与第1电源之间、其导电类型与上述第1差动对的相反； 以及第1电流源，连接在上述第1差动对与第2电源之间、对上述第1 差动对供给恒定电流，所述第2差动级具有第2差动对，以差动方式接受来自上述第 1、第2输入端子的输入信号电压，其导电类型与上述第l差动对的相 反；第2负载元件对，连接在上述第2差动对的输出对与上述第2电 源之间、其导电类型与上述第2差动对的相反；以及第2电流源，连 接在上述第2差动对与第1电源之间、对上述第2差动对供给恒定电 流，所述第l输出放大级，接受上述第1差动对的输出，由输出端子 输出输出信号，所述第2输出放大级，接受上述第2差动对的输出，由上述输出 端子输出输出信号，上述第1差动对和/或上述第1负载元件对由阈值相对低的晶体管 构成，上述第2差动对和/或上述第2负载元件对由阈值相对低的晶体管 构成，具备起控制上述第1差动级的激活/非激活的第1开关作用、具有 比上述低阈值晶体管的阈值为高的阈值、在上述第1差动对和上述第2 电源之间与上述第1电流源串联连接、由输入至控制端子的第1控制 信号进行导通/截止控制的晶体管，或者，由具有比上述低阈值晶体管 的阈值为高的阈值、由输入至控制端子的第1控制信号进行导通/截止控制的晶体管构成上述第1电流源，具备起控制上述第2差动级的激活/非激活的第2开关作用、具有 比上述低阈值晶体管的阈值为高的阈值、在上述第2差动对和上述第1 电源之间与上述第2电流源串联连接、由输入至控制端子的第2控制 信号进行导通/截止控制的晶体管，或者，由具有比上述低阈值晶体管 的阈值为高的阈值、由输入至控制端子的第2控制信号进行导通/截止 控制的1个晶体管构成上述第2电流源。
5. 如权利要求4所述的差动放大电路，其特征在于上述第1输出放大级具有连接在上述第1电源与上述输出端子之 间、其控制端子接受上述第1差动对的输出、阈值相对低的第1输出 级晶体管，上述第2输出放大级具有连接在上述第2电源与上述输出端子之 间、其控制端子接受上述第2差动对的输出、阈值相对低的第2输出 级晶体管，具备起控制上述第1输出放大级的激活/非激活的第3开关作用、 在上述输出端子和上述第1电源之间与上述第1输出级晶体管串联连 接、根据上述第1控制信号以与起上述第1开关作用的晶体管相同相 位进行导通/截止、其阈值比上述低阈值晶体管的高的晶体管，具备起控制上述第2输出放大级的激活/非激活的第4开关作用、 在上述输出端子和上述第2电源之间与上述第2输出级晶体管串联连 接、根据上述第2控制信号以与起上述第2开关作用的晶体管相同相 位进行导通/截止、其阈值比上述低阈值晶体管的高的晶体管。
6. 如权利要求4所述的差动放大电路，其特征在于上述第1输出放大级具有在上述输出端子与上述第2电源之间的、 根据上述第1控制信号以与起上述第1开关作用的晶体管相同相位进 行导通/截止、其阈值比上述低阈值晶体管的高的晶体管，上述第2输出放大级具有在上述输出端子与上述第1电源之间的、 根据上述第二控制信号以与起上述第2开关作用的晶体管相同相位进 行导通/截止、其阈值比上述低阈值晶体管的高的晶体管。
7. 如权利要求4所述的差动放大电路，其特征在于上述第1输出级晶体管由导电类型与上述第1差动对相反的晶体 管构成，上述第2输出级晶体管由导电类型与上述第2差动对相反的晶体 管构成。
8. 如权利要求4所述的差动放大电路，其特征在于 还具备在输出信号从上述输出端子被输出之前，对上述输出端子进行充电/放电的电路。
9. 如权利要求4所述的差动放大电路，其特征在于上述第1输出放大级具备串联连接在上述输出端子与上述第2 电源之间的第1电流源；以及根据上述第1控制信号以与起上述第1开关作用的晶体管相同相位进行导通/截止、其阈值比上述低阈值晶体 管的高的晶体管，上述第2输出放大级具备串联连接在上述输出端子与上述第1 电源之间的第2电流源；以及根据上述控制信号以与起上述第2开关作用的晶体管相同相位进行导通/截止、其阈值比上述低阈值晶体管的 高的晶体管。
10. 如权利要求4所述的差动放大电路，其特征在于 上述晶体管由在绝缘性基板上的、以结晶硅膜为有源层的薄膜晶体管构成。
11. 如权利要求4所述的差动放大电路，其特征在于 上述晶体管由以在绝缘性基板上形成的多晶硅膜为有源层的薄膜晶体管构成。
12. —种差动放大电路，其特征在于 具有差动对，以差动方式接受施加至输入对的输入信号； 负载元件对，被连接在上述差动对的输出对与电源之间；以及 电流源，供给流过上述差动对的电流，上述差动对和/或上述负载元件对由阈值相对低的晶体管对构成， 上述电流源由输入至控制端子的控制信号进行导通/截止控制、其 阈值比上述低阈值晶体管的高的晶体管构成。
13. 如权利要求12所述的差动放大电路，其特征在于 上述晶体管由在绝缘性基板上的、以结晶硅膜为有源层的薄膜晶体管构成。
14. 如权利要求12所述的差动放大电路，其特征在于 上述晶体管由以在绝缘性基板上形成的多晶硅膜为有源层的薄膜晶体管构成。
15. —种差动放大电路，其特征在于 具有-差动对，以差动方式接受施加至输入对的输入信号； 负载元件对，被连接在上述差动对的输出对与电源之间；以及 电流源，供给流过上述差动对的电流，上述差动对和/或上述负载元件对由阈值相对低的晶体管对构成， 具备具有连接在上述电源与上述负载元件对之间、由输入至控制 端子的控制信号进行导通/截止控制、其阈值比上述低阈值晶体管的高 的至少一个晶体管，控制上述负载元件对的激活/非激活的开关电路。
16. 如权利要求15所述的差动放大电路，其特征在于 上述负载元件对由其控制端子被相互连接在一起的晶体管对构成， 上述开关电路具备与上述电源和上述负载元件对的连接在一起的上述控制端子相连 接、阈值比低阈值晶体管的高的晶体管构成的第1开关；以及连接在上述负载元件对之一的晶体管的输出端和上述连接在一起 的上述控制端子之间、其阈值比低阈值晶体管的高的晶体管构成的第2 开关，上述第1和第2开关借助于输入至构成上述第1和第2开关的晶 体管的控制端子的控制信号， 一起进行导通/截止控制。
17. 如权利要求15所述的差动放大电路，其特征在于 上述晶体管由在绝缘性基板上的、以结晶硅膜为有源层的薄膜晶体管构成。
18. 如权利要求15所述的差动放大电路，其特征在于 上述晶体管由以在绝缘性基板上形成的多晶硅膜为有源层的薄膜晶体管构成。
全文摘要
提供一种能够不以复杂工序在多晶硅膜上形成适合电路特性的n沟道型TFT和p沟道型TFT的薄膜半导体装置及其制造方法。本发明包含在形成于玻璃基板1上的多晶硅膜3上形成n沟道型TFT和p沟道型TFT时，在n沟道型TFT的一部分沟道区中和p沟道型TFT的一部分沟道区中同时引入P型或N型掺杂剂的工序，可以通过1次沟道掺杂形成低VT和高VT的p沟道型TFT组，以及低VT和高VT的n沟道型TFT组，借助于用此方法形成能够减小逻辑、开关电路的关态电流的高VT-TFT，以及能够扩大模拟电路的动态范围的低VT-TFT，求得了薄膜半导体装置性能的提高。
文档编号H03F3/45GK101359899SQ20081013087
公开日2009年2月4日 申请日期2003年9月10日 优先权日2002年9月10日
发明者世良贤二, 弘 土 申请人:日本电气株式会社