专利名称：高至低电压电位转换器的制作方法
技术领域：
本发明涉及一种高至低电压电位转换器，特别是有关于一种高速高至低 电压电位转换器。
背景技术：
当接收装置可能因为过高的输入信号电压电位而受损时，此接收信号的
电压电位可由高电压电位转换至低电压电位。例如，当输入信号电压为5伏 特，而接收装置仅能接受电压为3,3伏特的信号时。因此，需要一种高至低 电压电位转换器用以转换输入信号的电压电位，例如将输入信号之电压电位 由5伏特降至3.3伏特。
此外，集成电路所需的速度也需加快。因此，需要一种高速高至低电压 电位转换器用以快速地转换传送于高电压单元与低电压单元之间的信号的 电压电位。
发明内容
为解决以上存在的技术问题，特提供以下技术方案-
本发明揭示一种高至低电压电位转换器。包括高电压单元与低电压单 元。高电压单元包括第一 N型金属氧化物半导体晶体管与第二 N型金属氧 化物半导体晶体管。其中第一 N型金属氧化物半导体晶体管具有栅极接收输 入信号，输入信号位于高逻辑电位或者低逻辑电位；第二N型金属氧化物半 导体晶体管具有栅极接收与输入信号反相的反相输入信号，漏极耦接至输出 节点，其中第一 N型金属氧化物半导体晶体管与第二 N型金属氧化物半导 体晶体管为输入/输出元件。低电压单元包括前馈电路与反馈电路。其中前馈 电路用以根据第一 N型金属氧化物半导体晶体管的漏极的电压电位提供输
出信号至输出节点；以及反馈电路，用以根据输出信号修改第一N型金属氧
化物半导体晶体管的漏极的电压电位，其中前馈电路与反馈电路是由第一供
应电压所供应，其中第一供应电压的电压电位低于高逻辑电位的电压电位。
本发明揭示一种高至低电压电位转换器。包括输入节点、输出节点、高
电压单元与低电压单元。其中高电压单元，耦接于输入节点与输出节点之间， 其中高电压单元具有输入/输出元件用以当输入节点位于低逻辑电位时下拉
输出节点的电压电位至接地电压；以及低电压单元，耦接于输入节点与输出 节点之间，其中低电压单元具有核心元件，用以当输入节点位于高逻辑电位 时上拉输出节点的电压电位至供应电压，并且供应电压低于高逻辑电位的电 压电位。
本发明揭示一种高至低电压电位转换器。包括高电压单元以及低电压单 元。高电压单元从输入节点接收输入信号，并且输出第一输出信号至输出节 点，其中高电压单元是操作于第一供应电压与接地电压之间，并且输入信号 是在第一供应电压与接地电压之间变化；以及低电压单元，耦接至高电压单 元，用以在输出节点输出第二输出信号，其中低电压单元操作于第二供应电 压与接地电压之间，并且第二输出信号是在第二供应电压与接地电压之间变 化，其中第一输出信号与第二输出信号中的一个被输出至输出节点，并且第 一供应电压高于第二供应电压。
实施本发明揭示的高至低电压电位转换器可在低供应电压的情形下快 速地转换传送于高电压单元与低电压单元之间的信号的电压电位，也能提高 电路的运作效率。
图1是根据本发明第一实施例高至低电压电位转换器的电路示意图。 图2是根据本发明第二实施例高至低电压电位转换器的电路示意图。 图3是根据本发明第三实施例高至低电压电位转换器的电路示意图。
图4是根据本发明第四实施例高至低电压电位转换器的电路示意图。 图5是根据本发明第五实施例高至低电压电位转换器的电路示意图。 图6是根据本发明第六实施例高至低电压电位转换器的电路示意图。 图7是根据本发明第七实施例高至低电压电位转换器的电路示意图。
具体实施例方式
为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几 个较佳实施例，并配合说明书附图，作详细说明如下-
图1是根据本发明第一实施例高至低电压电位转换器100的电路示意 图。高至低电压电位转换器100包括高电压单元110与低电压单元120。高 电压单位110包括N型金属氧化物半导体(N Metal Oxide Semiconductor,以 下简称为NMOS)晶体管Mu与M12以及反相器101 。其中NMOS晶体管Mu 具有接收输入信号&的栅极、耦接至接地电压的源极以及耦接低电压单元 120中中间节点的漏极，实施于高电压单元110中的反相器101用以转换输 入信号Si成为反相输入信号5 。NMOS晶体管M^具有接收反相输入信号《 的栅极、耦接至输出节点Ot的漏极以及耦接至接地电压的源极。低电压单 元120包括P型金属氧化物半导体(P Metal Oxide Semiconductor,以下简称 为PMOS)晶体管Mi4以及反相器103。其中PMOS晶体管M"用以根据NMOS 晶体管Mu的漏极的电压电位提供一输出信号So至输出节点Oi，反相器103 耦接于NMOS晶体管M 的漏极与输出节点间。NMOS晶体管M 与 M12以及反相器101为输入/输出(i叩ut/output， 1/0)元件，输入/输出元件用以 当输入节点L位于一低逻辑电位时下拉输出节点的电压电位至接地电压。 并且PMOS晶体管Mm与反相器103为核心元件(core device),核心元件用 以当输入节点h位于高逻辑电位时上拉输出节点的电压电位至供应电压。 即，供应至高电压单元110的供应电压VDDH的电压电位高于供应至低电 压单元120的供应电压VDDL的电压电位。例如，供应电压VDDH为3.3
伏特，而供应电压VDDL为1.2伏特或0.9伏特。NMOS晶体管M 与M12 以及反相器101可正常操作于供应电压VDDH与接地电压之间。PMOS晶 体管Mw与反相器103可正常操作于供应电压VDDL与接地电压之间。反相 器103用以在中间节点M输出一信号，其中输出至中间节点1S^的信号的逻 辑电位与输出节点的信号的逻辑电位相反。
如图l所示，高电压单元110与低电压单元120耦接于输入节点Ii与输 出节点C^之间。高电压单元110从输入节点L接收输入信号Si。输入信号 Si的电压电位通常介于供应电压VDDH与接地电压之间的范围内。输出信号 So的电压电位范围通常介于供应电压VDDL与接地电压之间的范围内，其 中输出信号So可以是选择性地被高至低电压电位转换器100输出于输出节 点Ch的第一输出信号S,或第二输出信号S2。当高电压单元110接收到的输 入信号Si具有低逻辑电位时(例如，逻辑"O")，其中此电压电位可等于接地电 压的电压电位，高电压单元110的NMOS晶体管M,2被导通以在输出节点 Oi输出第一输出信号S"当高电压单元IIO接收到的输入信号Si具有高逻 辑电位时(例如，逻辑'T')，其中此电压电位可近似于供应电压VDDH的电 压电位，低电压单元120在输出节点O!输出第二输出信号S2。第一输出信 号Si与第二输出信号S2中仅有一者被输出至输出节点0!作为输出信号S0。 其中第一输出信号Si的电压电位近似于接地电压，并且第二输出信号S2的 电压电位近似于供应电压VDDL。
当输入信号Si位于高逻辑电位时，NMOS晶体管Mu被导通，并且NMOS 晶体管M^不被导通。接着，低电压单元120的中间节点N,的电压电位会 被下拉(pulldown)至接地电压，因此PMOS晶体管Mw会被导通。输出节点 Oi的电压电位最后会被上拉(pull up)至接近供应电压VDDL的电压电位(约 为1.2伏特或0.9伏特)。
当输入信号Si位于低逻辑电位时，NMOS晶体管Mu不被导通，并且 NMOS晶体管Mu被导通。接着，输出节点Oi的电压电位会被下拉至接地
电压，并且反相器103会输出高电压电位信号至中间节点Np中间节点N, 的电压电位接近于供应电压VDDL的电压电位(约为1.2伏特或0.9伏特)。 因此，PMOS晶体管M,4不会被导通。输出节点0!的电压电位最后会被下 拉至接地电压。
图2是根据本发明第二实施例高至低电压电位转换器200的电路示意 图。高至低电压电位转换器200包括高电压单元210与低电压单元220。高 电压单元210包括NMOS晶体管Mu与M22以及反相器201。其中NMOS 晶体管M^具有栅极以接收输入信号Si，反相器201用以转换输入信号Si 成为反相输入信号S ， NMOS晶体管M22具有栅极以接收反相输入信号5 ， 以及耦接至输出节点02的漏极。低电压单元220包括PMOS晶体管M23与 M24。其中PMOS晶体管]\424用以根据NMOS晶体管M21的漏极的电压电位 提供输出信号S。至输出节点02， PMOS晶体管M23具有耦接至供应电压 VDDL的源极、耦接至输出节点02的栅极以及耦接至NMOS晶体管M21的 漏极。并且PMOS晶体管M23可实施于反馈电路中。NMOS晶体管M^与 M22以及反相器201为输入/输出元件，输入/输出元件用以当输入节点12位 于低逻辑电位时下拉输出节点02的电压电位至接地电压。并且PMOS晶体 管]Vb与M24为核心元件，核心元件用以当输入节点12位于高逻辑电位时上 拉输出节点02的电压电位至供应电压。同时，供应至高电压单元210的供 应电压VDDH的电压电位高于供应至低电压单元220的供应电压VDDL的 电压电位。例如，供应电压VDDH为3.3伏特，而供应电压VDDL为1.2伏 特或0.9伏特。NMOS晶体管M21与M22以及反相器201可在供应电压VDDH 与接地电压之间正常操作。PMOS晶体管M23与Mw可在供应电压VDDL与 接地电压之间正常操作。
如图2所示，当输入节点12的输入信号Si位于高逻辑电位时，NMOS 晶体管M^被导通，并且NMOS晶体管M22不被导通。接着，低电压单元 220的中间节点N2的电压电位会被下拉至接地电压，因此PMOS晶体管M24
会被导通。输出节点02的电压电位会被上拉至接近供应电压VDDL的电压 电位(约为1.2伏特或0.9伏特)。由于输出节点02的电压电位接近供应电压 VDDL，因此PMOS晶体管M23不会被导通。
当输入信号Si位于低逻辑电位时，NMOS晶体管Mn不被导通，并且 NMOS晶体管M22被导通。接着，输出节点02的电压电位会被下拉并且 PMOS晶体管M23会被导通，以使得中间节点N2的电压电位会被上拉至接 近供应电压VDDL的电压电位(约为1.2伏特或0.9伏特)。因此，PMOS晶 体管M24不会被导通。由于NMOS晶体管M22被导通而PMOS晶体管M24 不被导通，输出节点02的电压电位最后会被下拉至接地电压。
图3是根据本发明第三实施例高至低电压电位转换器300的电路示意 图。高至低电压电位转换器300包括高电压单元310与低电压单元320。高 电压单元310包括NMOS晶体管Mm与M32以及反相器301。其中NMOS 晶体管Mw具有接收输入信号Si的栅极，反相器301用以转换输入信号Si 成为反相输入信号5 , NMOS晶体管M32具有接收反相输入信号5的栅极、 耦接至接地电压的源极以及耦接至输出节点03的漏极。低电压单元320包 括反馈电路303与可实施于一前馈电路中的PMOS晶体管M34。 PMOS晶体 管M34包括耦接至供应电压VDDL的源极、耦接至NMOS晶体管Mw漏极 的栅极、以及耦接至输出节点03的漏极。NMOS晶体管M31与M32以及反 相器301为输入/输出元件，输入/输出元件用以当输入节点13位于一低逻辑 电位时下拉输出节点03的电压电位至接地电压。PMOS晶体管M34为核心 元件，并且反馈电路303包括核心元件，核心元件用以当输入节点l3位于高 逻辑电位时上拉输出节点03的电压电位至供应电压。即，供应至高电压单 元310的供应电压VDDH的电压电位高于供应至低电压单元320的供应电 压VDDL的电压电位。例如，供应电压VDDH为3.3伏特，而供应电压VDDL 为1.2伏特或0.9伏特。NMOS晶体管M31与M32以及反相器301可在供应 电压VDDH与接地电压之间正常操作。PMOS晶体管M34与反馈电路303
可在供应电压VDDL与接地电压之间正常操作。
如图3所示，当输入节点13的输入信号Si位于高逻辑电位时，NMOS 晶体管]V^被导通，并且NMOS晶体管M32不被导通。接着，低电压单元 320的中间节点N3的电压电位会被下拉至接地电压，因此PMOS晶体管M34 会被导通。由于PMOS晶体管M34被导通而NMOS晶体管M32不被导通， 输出节点03的电压电位会被上拉至接近供应电压VDDL的电压电位(约为 1.2伏特或0.9伏特)。反馈电路303为负反馈(negative feedback)电路，其用 以根据输出信号So(即输出节点03的电压电位)修改NMOS晶体管M3r漏极 的电压电位。
当输入信号Si位于低逻辑电位时，NMOS晶体管M^不被导通，并且 NMOS晶体管M32被导通。接着，输出节点03的电压电位会被下拉至接地 电压。反馈电路303接着修改中间节点N3的电压电位至接近供应电压VDDL 的电压电位(约为1.2伏特或0.9伏特)。
图4是根据本发明第四实施例高至低电压电位转换器400的电路示意 图。高至低电压电位转换器400包括高电压单元410与低电压单元420。高 电压单元410包括NMOS晶体管M^与M42以及反相器401。其中NMOS 晶体管VLu具有接收输入信号Si的栅极，反相器401用以转换输入信号Si 成为反相输入信号《，NMOS晶体管M42具有接收反相输入信号《的栅极、 耦接至接地电压的源极以及耦接至输出节点04的漏极。低电压单元420包 括反馈电路403与上拉电路404,并且上拉电路404是实施于前馈电路中。 其中上拉电路404耦接于NMOS晶体管M41的漏极与输出节点04间。NMOS 晶体管M41与M42以及反相器401为输入顺出元件，输A/输出元件用以当 输入节点14位于低逻辑电位时下拉输出节点04的电压电位至接地电压。反 馈电路403与上拉电路404包括核心元件，核心元件用以当输入节点l4位于 高逻辑电位时上拉输出节点04的电压电位至供应电压。供应至高电压单元 410的供应电压VDDH的电压电位高于供应至低电压单元420的供应电压
VDDL的电压电位。例如，供应电压VDDH为3.3伏特，而供应电压VDDL 为1.2:伏特或0.9伏特。NMOS晶体管M41与M42以及反相器401可正常操 作于供应电压VDDH与接地电压之间。反馈电路403与上拉电路404可在 供应电压VDDL与接地电压之间正常操作。上拉电路404用以当中间节点 N4的电压电位接近接地电压时上拉输出节点04的电压电位；反馈电路403 用以根据输出节点04的电压电位修改中间节点N4的信号。
如图4所示，当输入节点14的输入信号Si位于高逻辑电位时，NMOS 晶体管M^被导通，并且NMOS晶体管M42不被导通。接着，低电压单元 420的中间节点N4的电压电位会被下拉至接地电压。根据中间节点N4的电 压电位(例如接地电压)，上拉电路404会上拉输出节点04的电压电位至接近 供应电压VDDL的电压电位(约为1.2伏特或0.9伏特)。另夕卜，反馈电路403 为负反馈电路，其用以根据输出信号So(即输出节点04的电压电位)修改中间 节点ISU的电压电位。因此，通过此两条路径，其中一条为通过上拉电路404 所提供的路径，另一条为通过反馈电路403所提供的路径，中间节点N4的 电压电位与输出节点04的电压电位可快速感应彼此的变化。
当输入信号Si位于低逻辑电位时，NMOS晶体管M"不被导通，并且 NMOS晶体管M42被导通。接着，输出节点04的电压电位会因为NM0S晶 体管M42被导通而被下拉至接地电压。反馈电路403接着修改中间节点N4 的电压电位至供应电压VDDL的电压电位。当中间节点N4的电压电位已达 到供应电压VDDL的电压电位时，上拉电路404不会上拉输出节点04的电 压电位。
图5是根据本发明第五实施例高至低电压电位转换器500的电路示意 图。高至低电压电位转换器500包括高电压单元510与低电压单元520。高 电压单元510包括NMOS晶体管M51与M52以及反相器501 。其中NMOS 晶体管Ma具有接收输入信号Si的栅极，反相器501用以转换输入信号Si 成为反相输入信号《。NMOS晶体管M52具有接收反相输入信号《的栅极、
耦接至接地电压的源极以及耦接至输出节点Os的漏极。低电压单元520包 括反相器503与504。其中反相器504是实施于前馈电路中，反相器504耦 接于1NMOS晶体管M51的漏极与输出节点05间。NMOS晶体管M51与M52 以及反相器501为输入/输出元件，输入顺出元件用以当输入节点15位于低 逻辑电位时下拉输出节点Os的电压电位至接地电压。反相器503与504为 核心元件，核心元件用以当输入节点15位于高逻辑电位时上拉输出节点05 的电压电位至供应电压。供应至高电压单元510的供应电压VDDH的电压 电位高于供应至低电压单元520的供应电压VDDL的电压电位。例如，供应 电压VDDH为3.3伏特，而供应电压VDDL为1.2伏特或0.9伏特。NMOS 晶体管M51与M52以及反相器501可在供应电压VDDH与接地电压之间正常 操作。反相器503与504可在供应电压VDDL与接地电压之间正常操作。反 相器504用以在中间节点Ns输出信号，其中输出至中间节点N5的信号的逻 辑电位与输出节点Os的信号的逻辑电位相反。反相器503用以根据输出节 点05的信号修改中间节点Ns处的信号。
当输入节点15的输入信号Si位于高逻辑电位时，NMOS晶体管M51被导 通，并且NMOS晶体管M52不被导通。接着，低电压单元520的中间节点 N5的电压电位会被下拉至接地电压。因此，输出节点05的电压电位会通过 反相器504反相中间节点N5的电压电位而被上拉至接近供应电压VDDL的 电压电位(约为1.2伏特或0.9伏特)。大致而言，反相器503根据输出节点 05的电压电位，例如VDDL的电压电位(约为1.2伏特或0.9伏特)，将中间 节点N5的电压电位保持在接地电压。
当输入信号Si位于低逻辑电位时，NMOS晶体管M5i不被导通，并且 NMOS晶体管Ms2被导通。接着，输出节点05的电压电位会被下拉，并且 反相器503使得中间节点N5的电压电位接近供应电压VDDL的电压电位(约 为1.2伏特或0.9伏特)。反相器504根据中间节点N5的电压电位输出具有低 电压电位的信号(例如信号S2)至输出节点05。
图6是根据本发明第六实施例高至低电压电位转换器600的电路示意 图。高至低电压电位转换器600包括高电压单元610与低电压单元620。高 电压单元610包括NMOS晶体管M61与M62以及反相器601。其中NMOS 晶体管M"具有接收输入信号Si的栅极，反相器501用以转换输入信号&
成为反相输入信号5 ， NMOS晶体管M62具有接收反相输入信号《的栅极、 耦接至接地电压的源极以及耦接至输出节点06的漏极。低电压单元620包 括PMOS晶体管M63与反相器604。反相器604用以在中间节点Ns输出信
号，其中中间节点N6的信号的逻辑电位与输出节点06的信号的逻辑电位相
反，PMOS晶体管M63包括耦接至输出节点06的栅极、耦接至供应电压VDDL 的源极以及耦接至中间节点N6的漏极。NMOS晶体管与M62以及反相 器601为输入/输出元件，输入/输出元件用以当输入节点16位于低逻辑电位 时下拉输出节点06的电压电位至接地电压。PMOS晶体管M63与反相器604 为核心元件，核心元件用以当输入节点16位于高逻辑电位时上拉输出节点 06的电压电位至供应电压。供应至高电压单元610的供应电压VDDH的电 压电位高于供应至低电压单元620的供应电压VDDL的电压电位。例如，供 应电压VDDH为3.3伏特，而供应电压VDDL为1.2伏特或0.9伏特。NMOS 晶体管与M62以及反相器601可在供应电压VDDH与接地电压之间正常 操作。PMOS晶体管M63与反相器604可在供应电压VDDL与接地电压之间 正常操作。
如图6所示，当输入节点16的输入信号Si位于高逻辑电位时，NMOS 晶体管Mw被导通，并且NMOS晶体管M62不被导通。接着，低电压单元 620中中间节点N6的电压电位会被下拉至接地电压。因此，输出节点06的 电压电位会通过反相器604反相中间节点N6的龟压电位而被上拉至接近供 应电压VDDL的电压电位(约为1.2伏特或0.9伏特)。由于输出节点06的电 压电位接近供应电压VDDL的电压电位，PMOS晶体管M63不会导通。
当输入信号Si位于低逻辑电位时，NMOS晶体管Mw不被导通，并且 NMOS晶体管M62被导通。接着，输出节点06的电压电位会被下拉，并且 PMOS晶体管M63会导通。中间节点N6的电压电位会被上拉至接近供应电 压VDDL的电压电位(约为1.2伏特或0.9伏特)。反相器604根据中间节点
N6的电压电位输出低电压电位的信号(例如信号S2)至输出节点06。
图7是根据本发明第七实施例高至低电压电位转换器700的电路示意 图。高至低电压电位转换器700包括高电压单元710与低电压单元720。高 电压单元710包括NMOS晶体管M71与M72以及反相器701 ，并且高电压单 元710是操作于供应电压VDDH与接地电压之间。其中NMOS晶体管M71 具有接收输入信号&的栅极，反相器701用以转换输入信号Si成为反相输入 信号《，NMOS晶体管M72具有接收输入信号Si的反相输入信号《的栅极、
耦接于接地电压的源极以及耦接至输出节点07的漏极。低电压单元720包 括反馈电路703与前馈电路704，并且低电压单元720是操作在供应电压 VDDL与接地电压之间。在本实施例中，反馈电路703与前馈电路704是由 供应电压VDDL所供应。前馈电路704用以根据NMOS晶体管M71的漏极 的电压电位提供输出信号至输出节点07。反馈电路703用以根据输出信号 So修改NMOS晶体管M71的漏极的电压电位，NMOS晶体管M71与M72以 及反相器701为输入/输出元件，输入/输出元件用以当输入节点17位于一低 逻辑电位时下拉输出节点07的电压电位至接地电压。反馈电路703与前馈 电路704包括核心元件，核心元件用以当输入节点17位于高逻辑电位时上拉 输出节点07的电压电位至供应电压。供应至高电压单元710的供应电压 VDDH的电压电位高于供应至低电压单元720的供应电压VDDL的电压电 位。例如，供应电压VDDH为3.3伏特，而供应电压VDDL为1.2伏特或 0.9伏特。NMOS晶体管M71与M72以及反相器701可在供应电压VDDH与 接地电压之间正常操作。反馈电路703与前馈电路704可在供应电压VDDL 与接地电压之间正常操作。
如图7所示，当输入节点17的输入信号Si位于高逻辑电位时，NMOS 晶体管M7,被导通，并且NMOS晶体管M72不被导通。接着，低电压单元 720中中间节点N7的电压电位会被下拉至接地电压。因此，前馈电路704 会根据NMOS晶体管M"的漏极的电压电位提供输出信号So至输出节点07。 反馈电路703用以根据输出信号So(即输出节点07的电压电位)修改NMOS
晶体管M7i的漏极的电压电位。
当输入信号Si位于低逻辑电位时，NMOS晶体管M"不被导通，并且 NMOS晶体管M72被导通。接着，输出节点07的电压电位会被下拉至接地 电压。反馈电路703接着修改中间节点N7的电压电位至接近供应电压VDDL 的电压电位(约为1.2伏特或0.9伏特)。接着，前馈电路704根据中间节点
N7的电压电位提供输出信号S()至输出节点07。
大致而言，根据以上所述实施例，高电压单元利用输入/输出元件，而低 电压单元利用核心元件来实施高速高至低电压电位转换器的应用。特别是， 利用可操作于高供应电压(如VDDH)的输入/输出元件，以及可操作于低供 应电压(如VDDL)的核心元件。在一些实施例中，输入/输出元件与核心元 件可具有不同的电压临界值(例如，前者的电压临界值高于后者)，或具有不 同的栅极氧化物厚度，或其它。以图2所示的实施例为例，由于NMOS晶 体管M21或M22为输入/输出元件，并且由于NMOS晶体管M21或M"在被 导通时具有高的栅极-源极电压Vgs，因此可以于高速操作。并且由于PMOS 晶体管M3与M24实施为核心元件，因此可以在低供应电压(VDDL)情况下 达到快速操作。
以上所述仅为本发明的较佳实施例，凡根据本发明所做的均等变化与修 饰，都属于本发明的保护范围。
19
权利要求
1. 一种高至低电压电位转换器，其特征在于，所述高至低电压电位转换器包括高电压单元，其包括第一N型金属氧化物半导体晶体管和第二N型金属氧化物半导体晶体管，其中，第一N型金属氧化物半导体晶体管，具有栅极接收输入信号，其中所述输入信号位于高逻辑电位或者低逻辑电位；以及第二N型金属氧化物半导体晶体管，具有栅极接收与所述输入信号反相的反相输入信号，漏极耦接至输出节点，其中所述第一N型金属氧化物半导体晶体管与所述第二N型金属氧化物半导体晶体管为输入/输出元件；以及低电压单元，其包括前馈电路和反馈电路，其中，前馈电路，用以根据所述第一N型金属氧化物半导体晶体管的漏极的电压电位提供输出信号至所述输出节点；以及反馈电路，用以根据所述输出信号修改所述第一N型金属氧化物半导体晶体管的所述漏极的电压电位，其中所述前馈电路与所述反馈电路是由第一供应电压所供应，其中所述第一供应电压的电压电位低于所述高逻辑电位的电压电位。
2. 如权利要求1所述的高至低电压电位转换器，其特征在于， 所述前馈电路与所述反馈电路均包括核心元件。
3. 如权利要求1所述的高至低电压电位转换器，其特征在于， 所述反馈电路包括反相器，所述反相器耦接于所述第一 N型金属氧 化物半导体晶体管的漏极与所述输出节点间。
4. 如权利要求1所述的高至低电压电位转换器，其特征在于，所述反馈电路包括P型金属氧化物半导体晶体管，所述P型金属氧 化物半导体晶体管具有耦接至所述第一供应电压的源极、耦接至所 述输出节点的栅极、以及耦接至所述第一 N型金属氧化物半导体晶 体管的漏极的漏极。
5. 如权利要求1所述的高至低电压电位转换器，其特征在于， 所述前馈电路包括反相器，所述反相器耦接于所述第一 N型金属氧 化物半导体晶体管的漏极与所述输出节点间。
6. 如权利要求1所述的高至低电压电位转换器，其特征在于， 所述前馈电路包括P型金属氧化物半导体晶体管，所述P型金属氧 化物半导体晶体管具有耦接至所述第一供应电压的源极、耦接至所 述第一 N型金属氧化物半导体晶体管的漏极的栅极、以及耦接至所 述输出节点的漏极。
7. 如权利要求1所述的高至低电压电位转换器，其特征在于， 所述前馈电路为上拉电路。
8. 如权利要求1所述的高至低电压电位转换器，其特征在于， 所述高电压单元还包括反相器用以转换所述输入信号成为所述反 相输入信号，并且所述反相器是由电压电位高于所述第一供应电压 的第二供应电压来供应电压。
9. 一种高至低电压电位转换器，其特征在于，所述高至低电压 电位转换器包括输入节 点； 输出节点；高电压单元，其耦接于所述输入节点与所述输出节点之间，其 中所述高电压单元具有输入/输出元件用以当所述输入节点位于低 逻辑电位时下拉所述输出节点的电压电位至接地电压；以及低电压单元，其耦接于所述输入节点与所述输出节点之间，其 中所述低电压单元具有核心元件，用以当所述输入节点位于高逻辑 电位吋上拉所述输出节点的所述电压电位至供应电压，并且所述供 应电压低于所述高逻辑电位的电压电位。
10. —种高至低电压电位转换器，其特征在于，所述高至低电压电位转换器包括高电压单元，从输入节点接收输入信号，并且输出第一输出信 号至输出节点，其中所述高电压单元是操作于第一供应电压与接地 电压之间，并且所述输入信号是在所述第一供应电压与所述接地电 压之间变化；以及低电压单元，其耦接至所述高电压单元，用以在所述输出节点 输出第二输出信号，其中所述低电压单元操作于第二供应电压与所 述接地电压之间，并且所述第二输出信号是在所述第二供应电压与 所述接地电压之间变化，其中所述第一输出信号与所述第二输出信号中的一个被输出 至所述输出节点，并且所述第一供应电压高于所述第二供应电压。
11. 如权利要求IO所述的高至低电压电位转换器，其特征在于， 当所述高电压单元接收到位于高逻辑电位的所述输入信号时，所述 第二输出信号是输出至所述输出节点；当所述高电压单元接收到位 于低逻辑电位的所述输入信号时，所述第一输出信号是输出至所述 输出节点。
12. 如权利要求IO所述的高至低电压电位转换器，其特征在于， 所述第一输出信号的电压电位近似于所述接地电压，并且所述第二 输出信号的电压电位近似于所述第二供应电压。
13. 如权利要求IO所述的高至低电压电位转换器，其特征在于， 所述高电压单元包括第一N型金属氧化物半导体晶体管，其具有接收所述输入信号 的栅极、耦接至所述接地电压的源极、以及耦接至所述低电压单元 的中间节点的漏极； 第一反相器，其用以反相所述输入信号，并且输出第一反相信号；以及第二 N型金属氧化物半导体晶体管，其具有接收所述第一反相 信号的栅极、耦接至所述信号接地点的源极、以及耦接至所述输出 节点以输出所述第一输出信号的漏极。
14. 如权利要求13所述的高至低电压电位转换器，其特征在于， 当所述高电压单元接收到位于低逻辑电位的所述输入信号时，所述 第二 N型金属氧化物半导体晶体管被导通以输出所述第一输出信 号。
15. 如权利要求13所述的高至低电压电位转换器，其特征在于， 所述低电压单元包括-第一 P型金属氧化物半导体晶体管，其具有耦接至所述中间节 点的栅极、耦接至所述第二供应电压的源极、以及耦接至所述输出 节点以输出所述第二输出信号的漏极；以及第二 P型金属氧化物半导体晶体管，其具有耦接至所述输出节 点的栅极、耦接至所述第二供应电压的源极、以及耦接至所述中间 节点的漏极。
16. 如权利要求15所述的高至低电压电位转换器，其特征在于，当所述中间节点位于所述接地电压时，所述第一 P型金属氧化物半 导体晶体管被导通以输出所述第二输出信号。
17. 如权利要求13所述的高至低电压电位转换器，其特征在于， 所述低电压单元包括P型金属氧化物半导体晶体管，其具有耦接至所述中间节点的 栅极、耦接至所述第二供应电压的源极、以及耦接至所述输出节点 的漏极以输出所述第二输出信号；以及第二反相器，其用以在所述中间节点输出信号，其中所述中间 节点的所述信号的逻辑电位与所述输出节点的信号的逻辑电位相 反。
18. 如权利要求13所述的高至低电压电位转换器，其特征在于，所述低电压单元包括P型金属氧化物半导体晶体管，其具有耦接至所述中间节点的 栅极、耦接至所述第二供应电压的源极、以及耦接至所述输出节点 以输出所述第二输出信号的漏极；以及反馈电路，其用以根据所述输出节点的输出信号修改所述中间 节点的信号。
19. 如权利要求13所述的高至低电压电位转换器，其特征在于， 所述低电压单元包括上拉电路，其用以当所述中间节点电压接近所述接地电压时上 拉所述输出节点的电压电位；以及反馈电路，其用以根据所述输出节点的所述电压电位修改所述 中间节点的信号。
20. 如权利要求13所述的高至低电压电位转换器，其特征在于， 所述低电压单元包括第二反相器，其用以在所述中间节点输出信号，其中所述中间 节点的所述信号的逻辑电位与所述输出节点的信号的逻辑电位相 反；以及第三反相器，其用以根据所述输出节点的所述信号修改在所述 中间节点的所述信号。
21. 如权利要求13所述的高至低电压电位转换器，其特征在于，所述低电压单元包括第二反相器，其用以在所述中间节点输出信号，其中所述中间 节点的所述信号的逻辑电位与所述输出节点的信号的逻辑电位相 反；以及P型金属氧化物半导体晶体管，其具有耦接至所述输出节点的 栅极、耦接至所述第二供应电压的源极、以及耦接至所述中间节点 的漏极。
22.如权利要求13所述的高至低电压电位转换器，其特征在于， 所述低电压单元包括前馈电路，其用以根据在所述中间节点的信号提供所述第二输 出信号至所述输出节点；以及反馈电路，其用以根据所述输出节点的信号修改在所述中间节点 的所述信号。
全文摘要
本发明揭示一种高至低电压电位转换器。高至低电压电位转换器包括高电压单元与低电压单元。高电压单元送输入节点接收输入信号，并且当其接收到位于低电压位准的输入信号时在输出节点输出第一输出信号。低电压单元当高电压单元接收到位于高电压位准的输入信号时在输出节点输出一第二输出信号。本发明揭示的高至低电压电位转换器可在低供应电压情形下快速地转换传送于高电压单元与低电压单元之间的信号的电压电位，也能提高电路的运作效率。
文档编号H03K19/0185GK101378257SQ200810214470
公开日2009年3月4日 申请日期2008年8月28日 优先权日2007年8月28日
发明者康宗弘, 陈忠伟 申请人:联发科技股份有限公司