专利名称：：具有过电压和反向电压保护功能的接口器件输出级电路及其实现方式的制作方法
技术领域：
：本发明为具有过电压和反向电压保护功能的接口器件输出级电路。特别是长线驱动器集成电路的输出级电路。
背景技术：
：目前，几乎所有的接口标准都要求接口器件发送数据时需具有斜率控制功能，在不发送数据时(加电或不加电)不影响总线上数据传输。传统的电路设计是在输出级串联一个肖特基二极管实现驱动器和数据总线的隔离，使得驱动器能够和其他驱动器能够共享同一条数据总线，不产生数据的交叉干扰。以及在通信节点地电位差异大导致输出电位超出接受器的电源电压范围而导致数据总线的闭锁。但是肖特基二极管的正向管压降使得电路输出级的信号电压摆幅降低了两个二极管的正向管压降。在低电压的长线驱动器设计中无法采用这样的方法。
发明内容本发明提出了一种新的电路，采用背向连接的NMOS管和PMOS管，实现了类似的总线隔离功能，实现了电路的过电压和反向电压保护功能，并有效地增加了输出的信号摆幅。改善了通信的质量。采用本输出级的长线驱动器电路可以与不同电源电压器件相连，接收发送数据，本电路通过传输门作为延迟单元，通过控制输出管的导通数量及程度进行斜率控制，利用浮阱技术实现与总线上数据的有效隔离。图1为本发明的电路全图。如图1所示，MOS管M16M25、M26M35构成逐级延迟电路，分别控制输出MOS管M7M9、M1QM12在推挽状态依次导通，控制输出信号斜率。其中MOS管M2tl和M23、M21和M24、M26和M29、M27和M28分别构成四个传输门(可改变MOS管尺寸调整延时长短)，MOS管M7M9、MltlM12为并联输出管。如图1所示，输出PMOS管M7M9构成的并联管与输出PMOS管M4串连，控制PMOS管M5漏极与其连接点相连，控制PMOS管M5源极与输出PMOS管M4栅极相连，且输出PMOS管M7M9、输出PMOS管M4和控制PMOS管M5共N型浮阱。同样输出匪OS管MltlM12构成的并联管与输出NMOS管M14串连，控制NMOS管M13源极与其连接点相连，控制NMOS管M13源极输出匪OS管M14栅极相连，且输出匪OS管MltlM12、输出匪OS管M14和控制匪OS管M13共P型浮阱，生产时该P阱作在深度扩散形成的N阱里，与P型衬底上的其它器件隔离，以减小漏电流。具体实施例方式该发明电路的工作方式如下表<table>tableseeoriginaldocumentpage4</column></row><table>注不上电情况未列出，其余状态为无效状态，禁止出现第一种状态为加电且不发送数据时状态，此时PMOS管M15和NMOS管M6均截至。当OUT上电压高于电源VDD(至少高出一倍PMOS管开启电压)时，输出PMOS管M7M9导通，且由于输出PMOS管M7M9寄生二极管地影响，共N浮阱电压约为OUT电压，故控制PMOS管M5导通，输出PMOS管M4栅源电压为零，处于截至状态，同时共N浮阱中寄生二极管处于背对背状态，因此不会向电源VDD灌电流；当OUT上电压低于电源GND(至少低出一倍NMOS管开启电压)时，输出NMOS管MltlM12导通，且由于输出NMOS管MltlM12寄生二极管地影响，共P浮阱电压约为OUT电压，故控制NMOS管M13导通，输出NMOS管M14栅源电压为零，处于截止状态，同时共P浮阱中寄生二极管处于背对背状态，因此不会从电源GND拉电流。其它情况下，显然OUT为低电平时，输出PMOS管M7M9截至；OUT为高电平时，输出NMOSM10M12截至；当OUT电压处于电源VDD和GND之间时，输出PMOS管M7M9和输出匪OSM10M12均截至，故该状态下有效实现了隔离。第二、三两种状态为加电且发送数据时的两种状态，P型MOS管M5和N型MOS管M13均截至。第二种状态下，M4和M6M9导通，M14和M15导通，MltlM12截至，输出为高电平。第三种，M4和M6导通，M7M9截至，M14和M15导通，M10M12导通，输出为低电平。第四种状态是在未加电源时，此时由于MtlM3寄生二极管的影响，其输出维持在低电平。当数据线上为高电平时，MOS管M7M9的寄生二极管将抬高N阱电压，MOS管M5导通，M4截至，不会向VCC灌电流；由于MltlM12截至，也不会向GND灌电流。当数据线上为低电平(低于GND)时，MOS管MltlM12的寄生二极管会拉低P阱电压，MOS管M13导通，M14截至，不会从GND拉电流；由于M7M9截至，也不会从VCC拉电流。故该状态下也实现了有效隔离。本发明解决了发送器接口与总线上数据完全独立的难点及输出斜率控制问题，且结构简单，其限制仅受工艺栅衬之间击穿电压影响。同时该电路仅需改变输出管尺寸，即可调整其驱动能力。权利要求具有斜率控制的宽摆幅输出CMOS驱动电路，其特征是利用传输门作为延迟电路，控制输出管的导通数量及程度；利用浮阱技术来实现与总线上数据的有效隔离。2.根据权利要求1所述的具有斜率控制的宽摆幅输出CMOS驱动电路，其特征一是利用传输门逐级延时控制信号，分别控制并联输出管一的导通状况。3.根据权利要求1所述的具有斜率控制的宽摆幅输出接口CMOS电路，其特征二是输出管一共源极共漏极但不完全共栅极。4.根据权利要求1所述的具有斜率控制的宽摆幅输出CMOS驱动电路，其特征三是并联输出管一与输出管二串连，控制管三漏极与控制输出管二栅极相连，三管源衬连在一起，且其共一浮动N阱。5.根据权利要求1所述的具有斜率控制的宽摆幅输出CMOS驱动电路，其特征四是并联输出管一与输出管二串连，控制管三源极与控制输出管二栅极相连，三管源衬连在一起，且其共一浮动P阱。6.根据权利要求1所述的具有斜率控制的宽摆幅输出CMOS驱动电路，其特征五是分别有一NMOS管和PMOS管控制浮动P阱和N阱中控制管三的栅极。7.根据权利要求1所述的具有斜率控制的宽摆幅输出CMOS驱动电路，其特征六是浮动P阱嵌套深扩散形成的N阱中，浮动P阱与P型衬底通过一对背对背的PN结隔离，以减小漏电流。全文摘要具有过电压和反向电压保护功能的接口器件输出级电路及其实现方式，采用背对背联接的P型MOSFET和N型MOSFET构成输出级电路，P型MOSFET和N型MOSFET的衬底连接采用浮动阱隔离。使得输出级电路能够承受高于电源电压的过电压输入和低于地电位的反向电压，而不会损伤电路本身。解决了发送器接口与总线上数据完全独立的难点及输出斜率控制问题，且结构简单，其限制仅受栅衬之间击穿电压影响。同时该电路仅需改变输出管尺寸，即可调整其驱动能力。文档编号H03K19/007GK101826865SQ20091005392公开日2010年9月8日申请日期2009年6月26日优先权日2009年6月26日发明者杨永华,葛利明申请人:上海英联电子科技有限公司