专利名称：双频射频功率放大器电路芯片的制作方法
技术领域：
本发明涉及一种半导体芯片，尤其是一种双频射频功率放大器电路芯片。
背景技术：
在现代无线通信系统中，射频功率放大器是实现射频信号无线传输的 关键部件。由于移动通信用户数量的增加，单一的频率资源远远不能满足 用户通话的需求，要求移动通信商开辟新的频段来扩大用户容量，因此多 频手机得到广泛的应用。多频手机是指在同一个移动通信网络标准中能采 用不同频段进行传输的手机。由于采用了不同频段进行传输，在手机中也 需要应用不同频段的射频功率放大器来实现。因此，多频带射频功率放大
器模块应运而生。以GSM/DCS双频功率放大器模块为例，模块通常包括GSM 射频功率放大器芯片和DCS射频功率放大器芯片，两个射频功率放大器芯 片通过控制电路完成工作状态的切换。
现有的技术是GSM/DCS双频功率放大器模块内包括GSM射频功率放大 器芯片和DCS射频功率放大器芯片，两个射频功率放大器芯片设计有各自 的输出阻抗匹配网络，两个射频功率放大器芯片通过CMOS控制电路完成工 作状态的切换，如图1所示。当射频功率放大器模块工作在GSM频段时， CMOS控制电路开启GSM射频功率放大器芯片，关闭DCS射频功率放大器芯 片，射频信号通过 射频功率放大器芯片进行功率放大；当功率放大器模块工作在DCS频段时，CMOS控制电路开启DCS射频功率放大器芯片，关 闭GSM射频功率放大器芯片，射频信号通过DCS射频功率放大器芯片进行 功率放大。不同频段的射频信号输出再通过射频开关至天线。射频开关为 独立封装芯片。
这种GSM/DCS双频功率放大器模块可以在两个不同的工作频段下完成 对射频信号功率的放大，解决了传统功率放大器只能在单一频率下工作的 缺点，但是这种GSM/DCS双频功率放大器模块中的两个射频功率放大器芯 片一般是用GaAs HBT工艺分别实现的，这种结构增加了模块的面积和成本。
发明内容
本发明所要解决的技术问题是提供一种双频射频功率放大器电路芯 片，能够在保证芯片性能的前提下，减小双频功率放大器芯片的面积，降 低双频功率放大器模块的成本。
为解决上述技术问题，本发明双频射频功率放大器电路芯片的技术方 案是，所述芯片中的射频功率放大器电路包括两个射频功率放大器模块及 其之后各自连接的两个输出匹配网络，所述两个输出匹配网络的输出都连 接到一个高隔离射频开关，所述高隔离射频开关接通或断开选定的输出匹 配网络，将该输出匹配网络的输出作为芯片的输出，之后连接到射频天线， 还包括CMOS控制器，为射频功率放大器电路提供控制信号，所述两个射频 功率放大器电路的输出级在芯片上采用并行同向布局，即所述输出级的三 极管呈多条平行的条状结构排列，并且芯片上两个输出级的输出方向相同 且平行。本发明中两个频段的射频功率放大器电路最后一级，即功率输出级的 射频放大管采用并行同向布局，既减小双频功率放大器芯片的面积，节约 了成本，又降低了两个频段之间的射频干扰。
下面结合附图和实施例对本发明作进一步详细的说明 图1为现有的射频功率放大器电路芯片的结构示意图； 图2为本发明双频射频功率放大器电路芯片的结构示意图； 图3为本发明双频射频功率放大器电路芯片的版图。
具体实施方式
本发明公开了一种双频射频功率放大器电路芯片，如图2所示，所述 芯片中的射频功率放大器电路包括两个射频功率放大器模块及其之后各自 连接的两个输出匹配网络，所述两个输出匹配网络的输出都连接到一个高 隔离射频开关，所述高隔离射频开关接通或断开选定的输出匹配网络，将 该输出匹配网络的输出作为芯片的输出，之后连接到射频天线，还包括CMOS 控制器，为射频功率放大器电路提供控制信号，如图3所示，本发明中， 所述两个射频功率放大器电路的输出级在芯片上采用并行同向布局，即所 述输出级的三极管呈多条平行的条状结构排列，并且芯片上两个输出级的 输出方向相同且平行。如图2所示，所述高隔离射频开关包括4个场效应管，所述4个场效 应管都是源极和漏极连接在电路中，而栅极作为控制端用来控制每个场效 应管的通断，其中第一场效应管和第三场效应管串联在第二输出匹配网络与芯片输出端之间，第二场效应管与一个电容C7串联在第一场效应管与第 三场效应管连接的节点与地之间；第四场效应管串联连接在第一输出匹配 网络与芯片输出端之间；第一场效应管与第二输出匹配网络之间、第四场 效应管与第一输出匹配网络之间、以及芯片输出端与射频天线之间各串联 有一个电容。本发明在现有双频功率放大器模块的基础上，将模块内部的两个射频 功率放大器芯片集成至同一芯片，针对两个射频功率放大器芯片分别设计 输出阻抗匹配网络，当工作频率变化时，双频功率放大器模块通过控制电 路对射频功率放大器芯片进行选择切换，实现对射频信号功率的放大。并 且将该射频功率放大器单片与射频开关芯片、射频功率放大器输出匹配网 络、CMOS控制器封装至一个芯片，组成射频前端模块，其中射频开关采用 高隔离开关，极大地降低了两个频段之间的射频干扰。以GSM/DCS双频功率放大器模块为例，如图2所示，将GSM射频功率 放大器芯片和DCS射频功率放大器芯片集成至同一芯片，两个射频功率放 大器芯片均为三级功率放大电路，其级间也有匹配网络。两个射频功率放 大器芯片拥有各自的输出阻抗匹配网络，其中输出阻抗匹配1为DCS射频 功率放大器芯片的输出匹配网络；输出阻抗匹配2为GSM射频功率放大器 芯片的输出匹配网络；两个射频功率放大器芯片通过CMOS控制电路完成工 作状态的切换，当功率放大器模块工作在GSM频段时，CMOS控制电路开启 GSM射频功率放大器芯片，关闭DCS射频功率放大器芯片，射频信号通过 GSM射频功率放大器芯片进行功率放大，GSM频段射频信号通过GSM频段网络之后进入射频开关的GSM端，通过开关至天线输出；当功率放大器模块工作在DCS频段时，CMOS控制电路开启DCS射频功率放大器芯片，关闭GSM 射频功率放大器芯片，射频信号通过DCS射频功率放大器芯片进行功率放 大，DCS频段射频信号通过DCS频段网络之后进入射频开关的DCS端，通过 开关至天线输出。射频开关的DCS频段为高隔离结构，当模块放大GSM频 段信号时，射频开关DCS端场效应管F1、 F3关闭，场效应管F2开启，DCS 端与GSM端隔离度高达-50dbc。因为GSM频段信号为880MHz 915MHz,其 二次谐波频率范围为1760MHz 1830MHz，而DCS频段信号为1710MHz 1910MHz,因此如果没有高隔离开关，GSM频段信号的二次谐波可通过射频 开关DCS端至天线。而在本发明中，当射频模块传输GSM频段信号时，由 于射频开关的DCS端为高隔离结构，因此GSM频段信号的二次谐波无法通 过射频开关DCS端传输至天线，降低了两个频段之间的射频干扰。在现有技术中，为了避免上述干扰情况的发生， 一般在进行芯片布局 的时候，对于两个射频功率放大器的输出级采用垂直布局或者并行反向布 局的结构。所谓垂直布局就是使两个输出级信号输出的方向相互垂直，例 如在芯片上DCS输出级信号由左向右，GSM输出级信号由下向上。所谓并行 反向布局就是两个输出级信号输出的方向平行但反向，例如在芯片上DCS 输出级信号由左向右，GSM输出级信号由右向左。本发明中，由于采用了高隔离开关，很好的解决了两个射频功率放大 器通路之间相互干扰的问题，因此本发明中两个频段的射频功率放大器电 路最后一级，即功率输出级的射频放大管采用并行同向布局，最大程度减小双频功率放大器芯片的面积，从而降低了射频功率放大器模块的成本，并且由于两个频段的放大器的功率输出级为分别独立的输出端，更有效地降低了两个频段之间的射频干扰。在上述过程中，实际输出阻抗匹配网络由具体电路确定。综上所述，本发明在现有双频功率放大器模块的基础上，将模块内部的两个射频功率放大器芯片集成至同一芯片，并且将该射频功率放大器单片与射频开关芯片、射频功率放大器输出匹配网络、CMOS控制器封装至一 个芯片，组成射频前端模块，简称(FEM， Front-end Module)。其中射频 开关采用高隔离开关，极大地降低了两个频段之间的射频干扰。射频功率 放大器的输出级采用并行同向布局，既减小了模块的面积又降低了成本。
权利要求
1.一种双频射频功率放大器电路芯片，所述芯片中的射频功率放大器电路包括两个射频功率放大器模块及其之后各自连接的两个输出匹配网络，其特征在于，所述两个输出匹配网络的输出都连接到一个高隔离射频开关，所述高隔离射频开关接通或断开选定的输出匹配网络，将该输出匹配网络的输出作为芯片的输出，之后连接到射频天线，还包括CMOS控制器，为射频功率放大器电路提供控制信号，所述两个射频功率放大器电路的输出级在芯片上采用并行同向布局，即所述输出级的三极管呈多条平行的条状结构排列，并且芯片上两个输出级的输出方向相同且平行。
2. 根据权利要求1所述的双频射频功率放大器电路芯片，其特征在于， 所述高隔离射频开关包括4个场效应管，所述4个场效应管都是源极和漏 极连接在电路中，而栅极作为控制端用来控制每个场效应管的通断，其中 第一场效应管和第三场效应管串联在第二输出匹配网络与芯片输出端之 间，第二场效应管与一个电容C7串联在第一场效应管与第三场效应管连接 的节点与地之间；第四场效应管串联连接在第一输出匹配网络与芯片输出 端之间；第一场效应管与第二输出匹配网络之间、第四场效应管与第一输 出匹配网络之间、以及芯片输出端与射频天线之间各串联有一个电容。
全文摘要
本发明公开了一种双频射频功率放大器电路芯片，所述芯片中的射频功率放大器电路包括两个射频功率放大器模块及其之后各自连接的两个输出匹配网络，所述两个输出匹配网络的输出都连接到一个高隔离射频开关，所述高隔离射频开关接通或断开选定的输出匹配网络，将该输出匹配网络的输出作为芯片的输出，所述两个射频功率放大器电路的输出级在芯片上采用并行同向布局，即所述输出级的三极管呈多条平行的条状结构排列，并且芯片上两个输出级的输出方向相同且平行。本发明中两个频段的射频功率放大器电路最后一级，即功率输出级的射频放大管采用并行同向布局，既减小双频功率放大器芯片的面积，节约了成本，又降低了两个频段之间的射频干扰。
文档编号H03F1/02GK101667810SQ200910057980
公开日2010年3月10日 申请日期2009年9月29日 优先权日2009年9月29日
发明者俊 陈 申请人:锐迪科微电子(上海)有限公司