脉冲衰减环路及延迟测量装置的制作方法

专利名称：脉冲衰减环路及延迟测量装置的制作方法
技术领域：
本发明涉及半导体技术领域，尤其涉及一种脉冲衰减环路和包括所述脉冲衰减 环路的延迟测量装置。
背景技术：
延迟锁定环路(DLL，Delay Locked Loop)被广泛用于高速半导体存储器、串行数字信号接收电路、A/D转换电路等中。目前，DLL的工作频率一般为几十兆赫兹到 几百兆赫兹。例如，当DLL的工作频率为400MHz时，设计的延迟为DLL工作周期的 1%,也即延迟=2.5ns*l%= 25ps。
在现有技术中，测量皮秒级的延迟(< 25ps)可采用两个锁相环(PLL，Phase Locked Loop)进行测量，所述两个锁相环的频率不同，在两个锁相环之间，预先设置一 定的延迟，且频率高的锁相环滞后；通过计数器对预设的时钟周期进行计数，当频率高 的锁相环与频率低的锁相环的波形重合时，也即预先设置的延迟消失时，可通过计数器 的计数值，计算出待测延迟。由于待测延迟很小，为保证测量精度，两个锁相环的输出 频率应该接近。例如，一个锁相环的频率为200MHz，另一个锁相环的频率为198MHz。 但是，在该技术方案中，两个锁相环的频率极其接近，极其接近的频率信号之间由于耦 合，串扰非常严重，频率信号易产生失真。
另外，申请号为97108677.X的中国专利申请提供了一种延迟的量化时延测量方 法和测量装置，利用信号传输需要时间和信号传输速度快的现象，采用多个延时单元器 件相连接构成延时链进行量化，每个延时单元的输出分别连接相应的锁存器，并通过寄 存器与单片机相连接。测试时，信号经过传输单元时，其状态的变化反映出被测延迟的 数值。
专利号为ZL200510011713.9的中国专利提供了另一种用两级级联延时线测量延迟的方法。该测量方法基于脉冲计数法测量待测延迟内的整时钟周期数；用第一级延时 线测量待测延迟内的不足整时钟周期部分的延迟；将小于第一级延时线分辨率的延迟输 送至第二级延时线，作进一步细分测量；根据以上的测量结果计算出待测延迟。
现有技术的测量装置或方法中，未考虑信号干扰对延迟精度的影响。时钟信 号、数据信号、控制信号等相互串扰，导致延迟精度不稳定，不能满足皮秒级延迟的高 精度要求。发明内容
本发明解决的问题是提供一种脉冲衰减环路及延迟测量装置，能消除信号串扰 对延迟精度的影响，精确稳定地测量皮秒级的延迟。
为解决上述问题，本发明提供一种脉冲衰减环路，包括脉冲衰减链，用于对 输入信号进行脉冲衰减，所述脉冲衰减链包括若干级串联的脉冲衰减单元，所述脉冲衰 减单元的总量大于将所述输入信号衰减为零的脉冲衰减单元的数量；电荷泵，用于调节所述脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度；至少所述脉冲衰减链的部分脉冲 衰减单元的输出端与所述电荷泵的输入端相连，所述电荷泵的输出端与所述脉冲衰减链 的各级脉冲衰减单元的输入端相连。
本发明还提供一种延迟测量装置，包括脉冲衰减环路，用于对来自外部的第 二频率信号进行脉冲衰减，输出与脉冲衰减宽度对应的电压控制信号；延迟检测模块， 接收来自外部的第一输入信号、第二输入信号、第一频率信号，所述第一频率信号的周 期与所述第二频率信号的脉冲宽度相同，所述延迟检测模块根据所述第一频率信号输出 第一计数值、第一延迟信号和第二延迟信号；其中，所述第一延迟信号的脉冲宽度与所 述第一输入信号、所述第一频率信号之间的时间差相对应，所述第二延迟信号的脉冲宽 度与所述第二输入信号、所述第一频率信号之间的时间差相对应，所述第一延迟信号、 第二延迟信号之间的延迟和所述第一输入信号、第二输入信号之间的延迟相同，所述第 一计数值为所述第一延迟信号下降沿与第二延迟信号下降沿之间的延迟所包括的第一频 率信号周期的最大整数倍的数值、为零、或者为零与所述最大整数倍的数值之间的任何 一个整数；脉冲宽度衰减模块，接收所述延迟检测模块输出的所述第一延迟信号、所述 第二延迟信号和所述脉冲衰减环路输出的所述电压控制信号，根据所述电压控制信号对 所述第一延迟信号和所述第二延迟信号进行衰减，输出衰减结果；延迟计算模块，接收 所述第一计数值和所述脉冲宽度衰减模块输出的衰减结果，计算所述第一输入信号和第 二输入信号之间的延迟。
所述脉冲衰减环路包括第一脉冲衰减链，用于对第二频率信号进行脉冲衰 减，所述脉冲衰减链包括若干级串联的脉冲衰减单元，第一脉冲衰减链的脉冲衰减单元 的总量大于将所述第二频率信号衰减为零的脉冲衰减单元的数量；电荷泵，用于调节所 述第一脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度；至少所述第一脉冲衰减链的部 分脉冲衰减单元的输出端与所述电荷泵的输入端相连，所述电荷泵的输出端与所述第一 脉冲衰减链的每级脉冲衰减单元的输入端相连。
所述延迟检测模块包括计数器，用于记录所述第一计数值。
所述第一延迟信号的脉冲宽度为第一输入信号的脉冲上升沿与相邻的第一频率 信号的脉冲上升沿的时间间隔；所述第二延迟信号的脉冲宽度为第二输入信号的脉冲的 上升沿与相邻的第一频率信号的脉冲上升沿的时间间隔；所述第一计数值为第一频率信 号周期的最大整数倍的数值。
所述第一延迟信号的脉冲宽度为第一输入信号的脉冲上升沿和与第二输入信号 的脉冲上升沿相邻的第一频率信号的脉冲上升沿的时间间隔；所述第二延迟信号的脉冲 宽度为第二输入信号的脉冲上升沿与相邻的第一频率信号的脉冲上升沿的时间间隔；所 述第一计数值为零。
所述脉冲宽度衰减模块包括第二脉冲衰减链和第三脉冲衰减链，分别对所述 第一延迟信号和第二延迟信号进行脉冲衰减；所述第二脉冲衰减链、第三脉冲衰减链均 包括若干级串联的脉冲衰减单元，所述第二脉冲衰减链和第三脉冲衰减链的衰减单元的 总量与所述第一脉冲衰减链的衰减单元的总量相同；所述脉冲宽度衰减模块输出的衰减 结果为第二脉冲衰减链和第三脉冲衰减链的每级衰减单元的输出结果；所述脉冲衰减环 路的电荷泵的输出端与所述第二脉冲衰减链和第三脉冲衰减链的每级衰减单元的输入端相连，所述第二脉冲衰减链和第三脉冲衰减链的每级衰减单元的脉冲衰减的宽度所述第 一脉冲衰减链的每级衰减单元的脉冲衰减的宽度相同。
一种延迟测量装置，其特征在于，包括脉冲衰减环路，用于对来自外部的第 二频率信号进行脉冲衰减，输出与脉冲衰减宽度对应的电压控制信号；延迟检测模块， 接收来自外部的第一输入信号、第二输入信号，输出延迟信号，所述延迟信号的脉冲宽 度与所述第一输入信号和第二输入信号之间的延迟宽度相同；脉冲宽度衰减模块，接收 所述延迟检测模块输出的所述延迟信号和所述脉冲衰减环路输出的所述电压控制信号， 根据所述电压控制信号对所述延迟信号进行衰减，输出衰减结果；延迟计算模块，接收 所述脉冲宽度衰减模块输出的衰减结果，计算所述第一输入信号和第二输入信号之间的 延迟。
所述脉冲衰减环路包括第一脉冲衰减链，用于对所述第二频率信号进行脉冲 衰减，所述第一脉冲衰减链包括若干级串联的脉冲衰减单元，第一脉冲衰减链的脉冲衰 减单元的总量大于将所述第二频率信号衰减为零的脉冲衰减单元的数量；电荷泵，用于 调节所述第一脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度；至少所述第一脉冲衰减 链的部分脉冲衰减单元的输出端与所述电荷泵的输入端相连，所述电荷泵的输出端与所 述第一脉冲衰减链的每级脉冲衰减单元的输入端相连。
所述延迟检测模块包括计数器，用于记录所述第一计数值。
所述脉冲宽度衰减模块包括第四脉冲衰减链，对所述延迟信号进行脉冲衰 减；所述第四脉冲衰减链包括若干级串联的脉冲衰减单元，所述第四脉冲衰减链的衰减 单元的总量与所述第一脉冲衰减链的衰减单元的总量相同；所述脉冲宽度衰减模块输出 的衰减结果为第四脉冲衰减链的每级衰减单元的输出结果；所述脉冲衰减环路的电荷泵 的输出端与所述第四脉冲衰减链的每级衰减单元的输入端相连，所述脉冲宽度衰减模块 每级衰减单元的脉冲衰减的宽度与所述第一脉冲衰减链的每级衰减单元的脉冲衰减的宽 度相同。
所述延迟计算模块包括脉冲侦测单元和至少一个寄存器，所述寄存器的每一位 与所述脉冲宽度衰减模块包括的脉冲衰减链的各级脉冲衰减单元的输出相对应，所述脉 冲侦测单元侦测所述每级脉冲衰减单元的输出，置位寄存器的相应位。
与现有技术相比，本发明的脉冲衰减环路将脉冲衰减链的部分脉冲衰减单元的 输出传送至电荷泵，通过所述电荷泵控制所述脉冲衰减链的各级输出的脉冲衰减宽度， 形成负反馈。通过负反馈对将输入信号衰减为零的脉冲衰减单元的数量进行锁定。当发 生信号串扰时，所述负反馈实时调整所述脉冲衰减链的各级输出的脉冲衰减宽度，迅速 重新实现稳定的环路，以确保延迟精度的准确性和稳定性。
基于上述准确和稳定的延迟精度，本发明的延迟测量装置通过延迟检测模块检 测，经脉冲宽度衰减模块衰减两输入信号之间延迟，所述延迟可根据需要进行分解，检 测模块的输出信号后通过延迟计算模块，准确计算出两输入信号之间的延迟。
进一步地，本发明的延迟测量装置所包括的脉冲衰减环路通过对脉冲衰减链的 脉冲衰减单元数量和脉冲衰减宽度的调整，提供准确和稳定的皮秒级的延迟精度。基于 上述延迟精度，能精确稳定地测量皮秒级的延迟。


图1为本发明的延迟测量装置与外部器件的连接关系示意图2为本发明的延迟测量装置的原理示意图3为本发明的延迟测量装置的结构示意图4为本发明的延迟测量装置的脉冲衰减单元的时序图5为本发明的延迟测量装置的第一实施例的结构示意图6为本发明的延迟测量装置的第一实施例的时序图7为本发明的延迟测量装置的第二实施例的时序图8为本发明的延迟测量装置的第三实施例的时序图9为本发明的延迟测量装置的第四实施例的时序图10为本发明的延迟测量装置的第五实施例的结构示意图11为本发明的延迟测量装置的第六实施例的结构示意图12为本发明的延迟测量装置的第七实施例的结构示意图13为本发明的延迟测量装置的第七实施例的时序图。
具体实施方式
本发明的延迟测量装置包括脉冲衰减环路，对输入至所述脉冲衰减环路的信号 衰减为零的脉冲衰减单元的数量进行锁定，确保延迟精度的准确性。基于准确的延迟精 度，对另外两输入信号分别进行衰减，通过将所述两输入信号衰减为零的脉冲衰减单元 的数量，计算出所述两输入信号之间的延迟。
基于上述原理，以下结合附图和实施例对本发明作详细描述。
图1为本发明的延迟测量装置与外部器件的连接关系示意图。如图1所示，晶 振输出的基准频率信号11输入至锁相环18，经锁相环18倍频后，生成具有稳定脉冲宽度 的第一频率信号12。所述第一频率信号12输入至分频器19，经分频器19分频，调整信 号占空比和脉冲宽度，生成分频后的第二频率信号13。所述第二频率信号13、第一频率 信号12、第一输入信号15和第二输入信号16输入至延迟测量装置20，经延迟测量装置 20检测、计算后，输出第一输入信号15和第二输入信号16之间的延迟17。
图2为本发明的延迟测量装置的原理示意图。请参阅图1和图2，本发明的延 迟测量装置包括脉冲衰减环路四，依据衰减级数将所述第二频率信号脉冲宽度衰减为 零，输出与脉冲衰减宽度对应的电压控制信号；延迟检测模块210，依据所述第一频率 信号检测第一输入信号15和第二输入信号16之间的延迟；脉冲宽度衰减模块211，用于 衰减所述延迟检测模块210输出的延迟信号沈的脉冲宽度；延迟计算模块212，用于计 算所述第一输入信号15和第二输入信号16之间的延迟17。
第二频率信号13输入至所述脉冲衰减环路四，所述脉冲衰减环路四根据预先设 定好的脉冲衰减单元数量，将所述第二频率信号13衰减为零，输出与脉冲衰减宽度对应 的电压控制信号25。
所述第一输入信号15、第二输入信号16和第一频率信号12输入至延迟检测模块 210，对所述第一输入信号15、第二输入信号16之间的延迟进行检测。可以将所述延迟 中的属于第一频率信号12的整数部周期的部分进行计数，计数结果作为第一计数值27输出至延迟计算模块212;同时，将所述延迟中没有进行计数的剩余部分对应输出，作为 延迟信号沈输出至脉冲宽度衰减模块211。也可以将第一计数值27置零，直接将第一输 入信号15、第二输入信号16之间的延迟作为延迟信号沈输出至脉冲宽度衰减模块211。
脉冲宽度衰减模块211依据接收到的电压控制信号25将所述延迟信号沈脉宽衰 减为零。
延迟计算模块212根据所述第一计数值27和检测到的脉冲宽度衰减模块211中 各级衰减结果，计算并输出所述第一输入信号15、第二输入信号16的延迟17。
图3为本发明的延迟测量装置的结构示意图。请参阅图2和图3，脉冲衰减环 路四包括第一脉冲衰减链，用于对第二频率信号13进行脉冲衰减。所述第一脉冲衰减 链由η个脉冲衰减单元U(I)、...U(N-l) > U(N)、U(N+l)...U(n)串联组成，对应输出 C1^ ...Cu、CN、CN+1...Cn。所述脉冲衰减单元的总量η大于将第二频率信号13衰减为零 的脉冲衰减单元的数量N。
进一步地，所述脉冲衰减环路四还包括电荷泵31，用于调节所述第一脉冲衰减 链的各级脉冲衰减单元的脉冲衰减宽度。所述第二频率信号13输入所述第一脉冲衰减 链，所述第一脉冲衰减链的各级脉冲衰减单元对第二频率信号13逐级进行脉冲衰减，直 至第二频率信号13衰减为零。上述各级脉冲衰减单元的脉冲衰减宽度是一致的。第N-I 脉冲衰减单元的输出CV1和第N脉冲衰减单元的输出Cn输入至所述电荷泵31。当CV1 信号不为零，Cn信号为零时，属于正常状态，电荷泵31不动作；当CV1信号为零，Cn 信号也为零时，说明第一脉冲衰减链衰减过快，脉冲衰减宽度较大，电荷泵31对内置电 容放电，降低电压控制信号25，从而减小各级脉冲衰减单元的脉冲衰减宽度；当Cf1信 号不为零，Cn信号也不为零时，说明第一脉冲衰减链衰减过慢，脉冲衰减宽度较小，电 荷泵31对内置电容充电，提升电压控制信号25，从而增大各级脉冲衰减单元的脉冲衰减 宽度。所述电荷泵31根据CV1和Cn的信号，对内置电容充、放电，调节电压控制信号 25。通过所述电压控制信号25，调节各级脉冲衰减单元的脉冲衰减宽度。所述电荷泵 31与第一脉冲衰减链形成了负反馈，从而锁定将第二频率信号13衰减为零的脉冲衰减单 元的数量N，以生成精确稳定的延迟精度。
进一步地，所述电荷泵31还包括低通滤波器，电压控制信号25经低通滤波器滤 除高频杂波后输出。
脉冲宽度衰减模块211包括第二脉冲衰减链和第三脉冲衰减链。所述第二脉冲 衰减链由η个脉冲衰减单元U(I)、...U(N-l) > U(N)、U(N+l)...U(n)串联组成，对应 输出A1. ...Am An、AN+1...An，用于衰减延迟检测模块210的第一延迟信号沈1;所述 第三脉冲衰减链也由η个脉冲衰减单元U(I)、...U(N-l) > U(N)、U(N+l)...U(n)串联 组成，对应输出Bp ...B^ Bn, BN+1...Bn，用于衰减延迟检测模块210的第二延迟信号 262。
第一输入信号15、第二输入信号16和第一频率信号12输入至延迟检测模块 210。所述延迟检测模块210包括计数器，将所述延迟中的属于第一频率信号12的整数 部周期的部分进行计数，计数结果作为第一计数值27输出至延迟计算模块212;同时， 将所述延迟中没有进行计数的剩余部分对应输出，作为第一延迟信号沈1、第二延迟信号 262输出至脉冲宽度衰减模块211。所述第一延迟信号的脉冲宽度与所述第一输入信号15、所述第一频率信号12之间的时间差相对应，所述第二延迟信号沈2的脉冲宽度 与所述第二输入信号16、所述第一频率信号12之间的时间差相对应，所述第一延迟信号 261,第二延迟信号沈2之间的延迟和所述第一输入信号15、第二输入信号16之间的延迟 相同，所述第一计数值27为所述第一延迟信号261下降沿与第二延迟信号262下降沿之 间的延迟所包括的第一频率信号12周期的最大整数倍的数值、为零、或者为零与所述最 大整数倍的数值之间的任何一个整数。所述第一延迟信号沈1、第二延迟信号262与第一 输入信号15、第二输入信号16之间的关系将在实施例中详述。
第一延迟信号261经第二脉冲衰减链衰减为零，第二延迟信号262经第三脉冲衰 减链衰减为零。由于第二脉冲衰减链、第三脉冲衰减链的各级脉冲衰减单元的输出端与 所述延迟计算模块212的输入端相连，所述延迟计算模块212根据各级脉冲衰减单元的输 出A[n:l]、B[n:l],分别侦测出两个脉冲衰减链上第一个输出信号为零的两个脉冲衰减单 元，也就是使第一延迟信号261和第二延迟信号262分别衰减为零的Ax、Byo所述延迟 计算模块212结合第一计数值27、将第一延迟信号261衰减为零的脉冲衰减单元的数量 X、将第二延迟信号262衰减为零的脉冲衰减单元的数量Y计算得出第一输入信号15、第 二输入信号16之间的延迟17。
上述脉冲衰减单元的衰减原理如图4所示。图4为本发明的延迟测量装置的脉 冲衰减单元的时序图。Input是输入脉冲衰减单元的输入信号，Output是输出脉冲衰减单 元的输出信号。Input信号经脉冲衰减单元衰减后，脉冲宽度由Ti减小为To，脉冲衰减 宽度=Ti-To。Input信号与Output信号上升沿的延迟Tu > Input信号与Output信号下降 沿的延迟Td，从而使Input信号的脉冲宽度衰减。
另外，如图12所示，脉冲宽度衰减模块211只包括第四脉冲衰减链，将第一计 数值27置零，直接将第一输入信号15、第二输入信号16之间的延迟作为第三延迟信号 263输出至脉冲宽度衰减模块211，所述第三延迟信号263与第一输入信号15、第二输入 信号16之间的关系将在实施例中详述。
图5为本发明的延迟测量装置的第一实施例的结构示意图。在本实施例中，延 迟测量装置要求的延迟精度为20ps，根据设计需求，将第二频率信号13实际衰减为零的 脉冲衰减单元的数量设置为N = 250。由延迟精度和第二频率信号13实际衰减为零的脉 冲衰减单元的数量N，可以确定第一频率信号12周期为T = 20pS*250 = 5nS，则频率为 200MHz。为了第二频率信号13的脉冲宽度与第一频率信号12周期T相同，则第二频率 信号13频率为200MHz/4 = 50MHz,占空比为1 3，脉冲宽度为5ns。
根据上述结论，将图1所示的晶振输出的基准频率信号11的频率设置为2MHz， 占空比为1 1;锁相环18的倍频因子为100，占空比为1 1;分频器19的分频因子为 4，占空比为1 3;所述脉冲衰减环路四中的第一脉冲衰减链级数η = 256 (η > N)。
第二频率信号13输入脉冲衰减环路四，经内置的第一脉冲衰减链逐级衰减为 零，并将脉冲衰减环路四中各级脉冲衰减单元的脉冲衰减宽度对应的电压控制信号25输 出至脉冲宽度衰减模块211。
从理论上分析，第二频率信号13应经过250个脉冲衰减单元衰减后，被衰减为 零，也即C249 #0，C250 = 0o C249> C25tl作为反馈信号输入电荷泵31。
当C249 ^O, C25tl = O时，与理论值一致，电荷泵31不动作。当C249 = O,C25tl = O时，说明第一脉冲衰减链衰减过快，脉冲衰减宽度较大，电荷泵31对内置电容 放电，降低电压控制信号25。电压控制信号25与各级脉冲衰减单元相连，可控制各级 脉冲衰减单元的脉冲衰减宽度。通过降低电压控制信号25可减小各级脉冲衰减单元的脉 冲衰减宽度，使脉冲衰减减速，从而达到理论值。当C249 #0，C25tl^O时，说明第一脉 冲衰减链衰减过慢，脉冲衰减宽度较小，电荷泵31对内置电容充电，提升电压控制信号 25，从而增大各级脉冲衰减单元的脉冲衰减宽度，使脉冲衰减加速，以达到理论值。在 电压控制信号25的协调下，每经过一个脉冲衰减单元，衰减的时间为1/250个第二频率 信号13脉宽，也就是T/250。同时，上述电压控制信号25也被提供至脉冲宽度衰减模 块 211。
所述电荷泵31包括一阶低通滤波器，电压控制信号25经所述一阶低通滤波器滤 除高频杂波后输出。
第一输入信号15、第二输入信号16和第一频率信号12输入至延迟检测模块 210。所述延迟检测模块210输出与第一输入信号15相对应的第一延迟信号沈1，以及与 第二输入信号16相对应的第二延迟信号沈2。
在本实施例中，第一输入信号15为一个上升沿触发的脉冲；第二输入信号16为 另一个上升沿触发的脉冲；第一频率信号12为所述锁相环18的输出频率信号，频率为 200MHz,占空比为1 1。本实施例即是测量第一输入信号15、第二输入信号16之间 的延迟。
请参阅图6，在本实施例中，所述第一延迟信号261为一脉冲信号，脉冲宽度为 第一输入信号15的脉冲的上升沿与相邻的第一频率信号12的脉冲的上升沿的时间间隔 Tl。所述第二延迟信号262也为一脉冲信号，脉冲宽度为第二输入信号16的脉冲的上升 沿与相邻的第一频率信号12的脉冲的上升沿的时间间隔T2。所述第二延迟信号沈2的 脉冲的下降沿与所述第一延迟信号261的脉冲的下降沿的时间间隔为T3。所述延迟检测 模块210中的计数器在T3时间内对包括第一频率信号12周期的整数倍的数值进行计数， 计数结果M = 3作为第一计数值27发送至延迟计算模块212，该第一计数值27为第一输 入信号15与第二输入信号16之间的延迟的第一频率信号12周期的最大整数倍的数值。
延迟检测模块210将第一输入信号15与第二输入信号16之间的延迟分解为第 一频率信号12的最大整数倍周期部分时间T3和小于第一频率信号12的一个周期的部分 时间T1-T2。因此，第一输入信号15与第二输入信号16之间的延迟为T3+T1-T2。所 述整数倍周期部分时间T3 = M*第一频率信号12的周期T，其中，M = 3为所述延迟检 测模块210中的计数器对所述延迟中所包括的第一频率信号12的最大整数倍周期的第一 计数值27。对小于第一频率信号12的一个周期的部分时间T1-T2的计算，将结合脉冲 宽度衰减模块211、延迟计算模块212进行详细描述。
脉冲宽度衰减模块211包括第二脉冲衰减链和第三脉冲衰减链。所述第一延迟 信号261输入第二脉冲衰减链，所述第二延迟信号262输入第三脉冲衰减链。
所述第二脉冲衰减链由256个脉冲衰减单元U(I)、...U(249), U(250), IK251) ...1^256)串联组成，每级衰减单元对应输出Ap ...A249、A25(1、A251...A256，用 于将所述第一延迟信号261脉宽衰减为零；所述第三脉冲衰减链也由256个脉冲衰减 单元U(I)、...U(249), U(250), U(251) ...U(256)串联组成，每级衰减单元对应输出B1, ...B249、B250, B251...B256,用于将所述第二延迟信号262脉宽衰减为零。并且，所述 第二脉冲衰减链的256个脉冲衰减单元、第三脉冲衰减链的256个脉冲衰减单元皆与脉冲 衰减环路四内置的第一脉冲衰减链的256个脉冲衰减单元相连，同时被脉冲衰减环路四 内置的电荷泵31的电压控制信号25所控制。通过电压控制信号25的提升或降低，可同 时调节每个脉冲衰减单元的脉冲衰减宽度，也即第一脉冲衰减链、第二脉冲衰减链、第 三脉冲衰减链的每个脉冲衰减单元的脉冲衰减宽度都是一致的。这样使得每经过一个第 二脉冲衰减链、第三脉冲衰减链的脉冲衰减单元，衰减的时间为1/250*T。
所述第二脉冲衰减链的256个脉冲衰减单元的输出A[256:l]、所述二脉冲衰减链 的256个脉冲衰减单元的输出B[256:l]皆输入至延迟计算模块212。另外，所述第一计 数值27发送至延迟计算模块212。
所述延迟计算模块212包括脉冲侦测单元、第一 256位的寄存器、第二 256位的 寄存器。所述脉冲侦测单元对脉冲衰减单元的输出A[256:l]、B[256:l]分别进行侦测。 所述第一 256位的寄存器对应脉冲衰减单元的输出A[256:l]；第二 256位的寄存器对应脉 冲衰减单元的输出B[256:l]。所述脉冲侦测单元侦测每一个脉冲衰减单元的输出，当脉 冲衰减单元的输出不为零时，第一 256位的寄存器或第二 256位的寄存器的相应位则置为 1 ；当脉冲衰减单元的输出为零时，第一 256位的寄存器或第二 256位的寄存器的相应位 则置为0。例如，若Aicitl^O,则第一 256位的寄存器的第100位为1，若Bltll = 0，则 第二 256位的寄存器的第101位为零。当所述脉冲侦测单元完成对脉冲宽度衰减模块211 的所有脉冲衰减单元的输出的侦测后，根据第一 256位的寄存器、第二 256位的寄存器的 值即可得知将第一延迟信号261衰减为零的脉冲衰减单元的数量X、将第二延迟信号262 衰减为零的脉冲衰减单元的数量Y。在本实施例中，第一256位的寄存器的值=011111， 则将第一延迟信号261衰减为零的脉冲衰减单元的数量X = 6 ；若第二 256位的寄存器的 值=01111，则将第一延迟信号衰减为零的脉冲衰减单元的数量Y = 5。由于每经过 第二脉冲衰减链或第三脉冲衰减链的一个脉冲衰减单元，衰减的时间为Τ/250，那么第一 延迟信号261脉冲宽度Tl为Χ/250*Τ，第二延迟信号262脉冲宽度Τ2为Υ/250*Τ。
延迟计算模块212根据X、Y，M (第一计数值27)，通过公式Τ3-Τ2+Τ1计算并 输出第一输入信号15和第二输入信号16之间的延迟17 = (Μ+Χ/Ν-Υ/Ν) *Τ。在本实施 例中，所述延迟 17 = (3+6/250-5/250) *5ns。
如图7所示，第二实施例与第一实施例的区别在于第一延迟信号261和第二延迟 信号262的脉冲宽度不同。在本实施例中，所述第一延迟信号261的脉冲宽度为第一输入 信号15的脉冲的上升沿与相隔一个第一频率信号12周期的脉冲的上升沿的时间间隔Tl。 所述第二延迟信号262的脉冲宽度为第二输入信号16的脉冲的上升沿与相邻的第一频率 信号12的脉冲的上升沿的时间间隔T2。所述第二延迟信号沈2的脉冲的下降沿与所述 第一延迟信号的脉冲的下降沿的时间间隔为T3，所述延迟检测模块210中的计数器 在T3时间内对包括的第一频率信号12周期进行计数。在本实施例中，计数结果M = 2 作为第一计数值27发送至延迟计算模块212。该第一计数值27为第一输入信号15与第 二输入信号16之间的延迟的第一频率信号12周期的整数倍的数值，介于最大整数倍的数 值和零之间。
脉冲宽度衰减模块211包括由256个脉冲衰减单元串联组成的第二脉冲衰减链，以及由256个脉冲衰减单元串联组成的第三脉冲衰减链。所述脉冲宽度衰减模块211接 收电压控制信号25，在电压控制信号25的调节下，使得每经过一个第二脉冲衰减链、第 三脉冲衰减链的脉冲衰减单元，衰减的时间为T/250。
在第一实施例中X = 6，Y = 5，则本实施例子中，X = 256，Y = 5，通 过公式T3+T1-T2计算并输出第一输入信号15和第二输入信号16之间的延迟17 = (2+256/250-5/250) *5ns,与第一实施例的结果相同。
如图8所示，第三实施例与第一实施例的区别在于第一延迟信号261和第二延迟 信号沈2的脉冲宽度不同，并且所述第二脉冲衰减链、第三脉冲衰减链包括的脉冲衰减 单元数量也不同。第一延迟信号的脉冲宽度为第一输入信号15的脉冲的上升沿和与 第二输入信号16的脉冲的上升沿相邻的第一频率信号12的脉冲的上升沿的时间间隔Tl。 所述第二延迟信号262的脉冲宽度为第二输入信号16的脉冲的上升沿与相邻的第一频率 信号12的脉冲的上升沿的时间间隔T2。所述第二延迟信号沈2的脉冲的下降沿与所述 第一延迟信号的脉冲的下降沿的时间间隔为T3 = 0，则计数结果M = 0作为第一计 数值27发送至延迟计算模块212。该第一计数值27为第一输入信号15与第二输入信号 16之间的延迟的第一频率信号12周期的整数倍的数值为零。
脉冲宽度衰减模块211包括由900个脉冲衰减单元串联组成的第二脉冲衰减链， 以及由900个脉冲衰减单元串联组成的第三脉冲衰减链。所述脉冲宽度衰减模块211接 收电压控制信号25，在电压控制信号25的调节下，使得每经过一个第二脉冲衰减链、第 三脉冲衰减链的脉冲衰减单元，衰减的时间为T/250。
在第一实施中X = 6，Y = 5，则本实施例中，X = 756，Y = 5，通过 公式T3-T2+T1计算并输出第一输入信号15和第二输入信号16之间的延迟17 = (0+756/250-5/250) *5ns，与第一实施例的结果相同。
值得注意的是，当第一输入信号15、第二输入信号16之间的延迟小于或等于第 一频率信号12的一个周期时，也可以依据第一实施例至第三实施例的方法来划分T3、 T2、Tl，来确定第一延迟信号261和第二延迟信号沈2的脉冲宽度。
本发明的延迟测量装置的第四实施例与第一实施例的结构相同，结构示意图如 图5所示。第四实施例与第一实施例的区别在于，第一实施例的若干信号，包括第一频 率信号12，第一输入信号15，第二输入信号16，第一延迟信号沈1，第二延迟信号沈2 皆为上升沿触发；而第四实施例的上述信号皆为下降沿触发。
图9为本发明的延迟测量装置的第四实施例的时序图。请参阅图5和图9，在 本实施例中，所述第一延迟信号的脉冲宽度为第一输入信号15的脉冲的下降沿与相 邻的第一频率信号12的脉冲的下降沿的时间间隔Tl。所述第二延迟信号沈2的脉冲宽 度为第二输入信号16的脉冲的下降沿与相邻的第一频率信号12的脉冲的下降沿的时间间 隔T2。所述第二延迟信号沈2的脉冲的上升沿与所述第一延迟信号的脉冲的上升沿 的时间间隔为T3。第一输入信号15与第二输入信号16之间的延迟为T3+T1-T2。所述 延迟、T3、T2、Tl的计算方法与第一实施例相同。第一延迟信号261和第二延迟信号 262的脉冲宽度以及第二脉冲衰减链、第三脉冲衰减链所包括的脉冲衰减单元数量可以与 第二实施例、第三实施例相同，在此不再赘述。
第一实施例至第四实施例的若干信号皆为上升沿触发或下降沿触发。但本发明13并不限于此，所述信号也可以是某些信号为上升沿触发，某些信号为下降沿触发。在集 成电路设计中，为降低设计难度和提高集成电路的匹配度，所述信号一般都采用相同的 触发方式。图10为本发明的延迟测量装置的第五实施例的结构示意图。第五实施例与第 一实施例的区别在于，脉冲衰减环路29内置的电荷泵31的输入信号的数量不同。在第 一实施例中，电荷泵31的输入信号为内置的脉冲衰减链的第249个脉冲衰减单元的输出 C249、第250个脉冲衰减单元的输出C25tl;而在第五实施例中，电荷泵31的输入信号为第 248个脉冲衰减单元的输出(248、第249个脉冲衰减单元的输出(249、第250个脉冲衰减 单元的输出C25Q、第251个脉冲衰减单元的输出(251。C248、C249、C250> C251作为反馈信 号输入所述电荷泵31。在第一实施例中已分析得知，理论上，第二频率信号13经过250个脉冲衰减单 元衰减后，被衰减为零，也即 C248 ^O, C249 ^ 0, C25Q = 0，C251 = 0。当 C248 ^O, C249 ^ 0, C25Q = 0，C251 = O时，与理论值一致，电荷泵31不动作。当C248 = O, C249 =0，C25tl = O, C251 = O时，说明脉冲衰减链衰减过快，脉冲衰减宽度较大，电荷泵31 对内置电容放电，降低电压控制信号25，减小各级脉冲衰减单元的脉冲衰减宽度，使脉 冲衰减减速，从而达到理论值。当C248 ^O, C249 ^ 0, C250 ^ 0, C251乒0时，说明脉 冲衰减链衰减过慢，脉冲衰减宽度较小，电荷泵31对内置电容充电，提升电压控制信号 25，从而增大各级脉冲衰减单元的脉冲衰减宽度，使脉冲衰减加速，以达到理论值。第 五实施例对所述电荷泵31增加两个输入信号C248、C251，使电荷泵31对输入信号的侦测 更为直观、方便，根据负反馈信号及时对内置电容充放电，加速对将第二频率信号13衰 减为零的脉冲衰减单元的数量的锁定。第五实施例的电荷泵31的输入为(248、C249> C250> C251,但本发明并不限于此， 所述电荷泵31的输入可以为C248、C249> C250，或者C249、C250、C251，或者C247、C248> C249> C250> C251 > C252等。只要所述电荷泵31的输入包括C249、C250,任意相邻的脉冲 衰减单元的输出皆可输入，甚至C[256:l]的256个脉冲衰减单元的输出皆可输入至所述电 荷泵31。但是，输入信号过多，将会加大所述电荷泵31对输入信号侦测的工作量。因 此，较佳的输入信号的数量为2 4个。图11为本发明的延迟测量装置的第六实施例的结构示意图。第六实施例与第一 实施例的区别在于，延迟计算模块212的输入信号的数量不同。在第一实施例中，脉冲 宽度衰减模块211的第二脉冲衰减链的256个脉冲衰减单元的输出A[256:l]、第三脉冲衰 减链的256个脉冲衰减单元的输出B[256:l]皆输入至所述延迟计算模块212。在第六实 施例中，第二脉冲衰减链的250个脉冲衰减单元的输出A[250:l]、第三脉冲衰减链的250 个脉冲衰减单元的输出B[250:l]输入至所述延迟计算模块212。由第一实施例可知，将第二频率信号13衰减为零的脉冲衰减单元的数量N = 250。所述第二频率信号13的脉冲宽度为5ns。第二脉冲衰减链用于衰减第一延迟信 号261，第三脉冲衰减链用于衰减第二延迟信号262。而第一延迟信号261、第二延迟 信号262的脉冲宽度皆小于第一频率信号12的一个周期。所述第一频率信号12的频率 为200MHz，周期为5ns。由此可知，第一延迟信号261、第二延迟信号262的脉冲宽度 皆小于5ns。第二脉冲衰减链、第三脉冲衰减链与脉冲衰减环路29内置的脉冲衰减链相同，因此，将第一延迟信号261、第二延迟信号262衰减为零的脉冲衰减单元的数量必定 小于250。由此可知，在第四实施例中，将第二脉冲衰减链的250个脉冲衰减单元的输出 A[250:l]、第三脉冲衰减链的250个脉冲衰减单元的输出B[250:l]输入至所述延迟计算模 块212，即能实现本发明的延迟测量装置的功能。图12为本发明的延迟测量装置的第七实施例的结构示意图。第七实施例与第一 实施例的区别在于，延迟检测模块210的输出、脉冲宽度衰减模块211的脉冲衰减链的数 量、延迟计算模块212的输入不同。请参阅图12和图13，在第七实施例中，延迟检测模块210只有一个输出信号， 为第三延迟信号263。第三延迟信号263的脉冲宽度为以第一输入信号15的脉冲的下降 沿与第二输入信号16的脉冲的下降沿的时间间隔T4确定的第一输入信号15、第二输入信 号16之间的延迟。相应地，脉冲宽度衰减模块211只包括第四脉冲衰减链，用于衰减第 三延迟信号263;也只有第四脉冲衰减链的输出A[256:l]输入至延迟计算模块212。在本 实施例中，第一输入信号15、第二输入信号16之间的延迟小于或等于第一频率信号12的 周期，所述延迟检测模块210的计数器被禁用，第一计数值27为零。延迟计算模块212 内置的脉冲侦测单元对输入的信号A[256:l]进行侦测，分别置位第一256位的寄存器的相 应位，可以得知将第三延迟信号263衰减为零的脉冲衰减单元的数量X’，第一输入信号 15、第二输入信号16之间的延迟T4，也即延迟计算模块212的计算结果17的值为T = X’ ASO^ns。需说明的是，第一输入信号15、第二输入信号16之间的延迟大于第一频率信号 12的一个周期的情况也适用于第七实施例的延迟测量装置，直接将第一输入信号15的脉 冲的下降沿与第二输入信号16的脉冲的下降沿的时间间隔T4作为第三延迟信号263脉冲 宽度输入第四脉冲衰减链。此时第四脉冲衰减链包括的脉冲衰减单元数量根据需要相应 增加。如果预先得知待测延迟小于第一频率信号12的周期，可以采用第七实施例的延 迟测量装置，如果预先得知待测延迟大于第一频率信号12的一个周期，可以采用第一实 施例的延迟测量装置，以减小集成电路设计和制造难度。通过本发明的延迟测量装置，可以测量两输入信号之间的延迟，延迟精度达皮 秒级。通过引入脉冲衰减环路，确保了延迟精度的精确和稳定。本发明可应用于延迟锁 定环路等需要高精度测量延迟的电路中。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领 域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发 明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种脉冲衰减环路，包括脉冲衰减链，用于对输入信号进行脉冲衰减，所述脉冲衰减链包括若干级串联的脉 冲衰减单元，所述脉冲衰减单元的总量大于将所述输入信号衰减为零的脉冲衰减单元的数量；电荷泵，用于调节所述脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度； 至少所述脉冲衰减链的部分脉冲衰减单元的输出端与所述电荷泵的输入端相连，所 述电荷泵的输出端与所述脉冲衰减链的各级脉冲衰减单元的输入端相连。
2.如权利要求1所述的脉冲衰减环路，其特征在于，与所述电荷泵的输入端相连的 所述部分脉冲衰减单元至少包括输出信号为零的脉冲衰减单元以及其前一级脉冲衰减单元。
3.如权利要求2所述的脉冲衰减环路，其特征在于，与所述电荷泵的输入端相连的所 述部分脉冲衰减单元的数量为2至4个。
4.如权利要求1所述的脉冲衰减环路，其特征在于，所述电荷泵包括低通滤波器，用 于滤除所述电荷泵的输出信号的高频杂波。
5.—种延迟测量装置，其特征在于，包括脉冲衰减环路，用于对来自外部的第二频率信号进行脉冲衰减，输出与脉冲衰减宽 度对应的电压控制信号；延迟检测模块，接收来自外部的第一输入信号、第二输入信号、第一频率信号，所 述第一频率信号的周期与所述第二频率信号的脉冲宽度相同，所述延迟检测模块根据所 述第一频率信号输出第一计数值、第一延迟信号和第二延迟信号；其中，所述第一延迟 信号的脉冲宽度与所述第一输入信号、所述第一频率信号之间的时间差相对应，所述第 二延迟信号的脉冲宽度与所述第二输入信号、所述第一频率信号之间的时间差相对应， 所述第一延迟信号、第二延迟信号之间的延迟和所述第一输入信号、第二输入信号之间 的延迟相同，所述第一计数值为所述第一延迟信号下降沿与第二延迟信号下降沿之间的 延迟所包括的第一频率信号周期的最大整数倍的数值、为零、或者为零与所述最大整数 倍的数值之间的任何一个整数；脉冲宽度衰减模块，接收所述延迟检测模块输出的所述第一延迟信号、所述第二延 迟信号和所述脉冲衰减环路输出的所述电压控制信号，根据所述电压控制信号对所述第 一延迟信号和所述第二延迟信号进行衰减，输出衰减结果；延迟计算模块，接收所述第一计数值和所述脉冲宽度衰减模块输出的衰减结果，计 算所述第一输入信号和第二输入信号之间的延迟。
6.如权利要求5所述的延迟测量装置，其特征在于，所述脉冲衰减环路包括第一脉冲衰减链，用于对第二频率信号进行脉冲衰减，所述脉冲衰减链包括若干级 串联的脉冲衰减单元，第一脉冲衰减链的脉冲衰减单元的总量大于将所述第二频率信号 衰减为零的脉冲衰减单元的数量；电荷泵，用于调节所述第一脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度； 至少所述第一脉冲衰减链的部分脉冲衰减单元的输出端与所述电荷泵的输入端相 连，所述电荷泵的输出端与所述第一脉冲衰减链的每级脉冲衰减单元的输入端相连。
7.如权利要求5所述的延迟测量装置，其特征在于，所述延迟检测模块包括计数器，用于记录所述第一计数值。
8.如权利要求5所述的延迟测量装置，其特征在于，所述第一延迟信号的脉冲宽度为 第一输入信号的脉冲上升沿与相邻的第一频率信号的脉冲上升沿的时间间隔；所述第二 延迟信号的脉冲宽度为第二输入信号的脉冲的上升沿与相邻的第一频率信号的脉冲上升 沿的时间间隔；所述第一计数值为第一频率信号周期的最大整数倍的数值。
9.如权利要求5所述的延迟测量装置，其特征在于，所述第一延迟信号的脉冲宽度为 第一输入信号的脉冲上升沿和与第二输入信号的脉冲上升沿相邻的第一频率信号的脉冲 上升沿的时间间隔；所述第二延迟信号的脉冲宽度为第二输入信号的脉冲上升沿与相邻 的第一频率信号的脉冲上升沿的时间间隔；所述第一计数值为零。
10.如权利要求5所述的延迟测量装置，其特征在于，所述脉冲宽度衰减模块包括 第二脉冲衰减链和第三脉冲衰减链，分别对所述第一延迟信号和第二延迟信号进行脉冲衰减；所述第二脉冲衰减链、第三脉冲衰减链均包括若干级串联的脉冲衰减单元，所述第 二脉冲衰减链和第三脉冲衰减链的衰减单元的总量与所述第一脉冲衰减链的衰减单元的 总量相同；所述脉冲宽度衰减模块输出的衰减结果为第二脉冲衰减链和第三脉冲衰减链的每级 衰减单元的输出结果；所述脉冲衰减环路的电荷泵的输出端与所述第二脉冲衰减链和第三脉冲衰减链的每 级衰减单元的输入端相连，所述第二脉冲衰减链和第三脉冲衰减链的每级衰减单元的脉 冲衰减的宽度所述第一脉冲衰减链的每级衰减单元的脉冲衰减的宽度相同。
11.一种延迟测量装置，其特征在于，包括脉冲衰减环路，用于对来自外部的第二频率信号进行脉冲衰减，输出与脉冲衰减宽 度对应的电压控制信号；延迟检测模块，接收来自外部的第一输入信号、第二输入信号，输出延迟信号，所 述延迟信号的脉冲宽度与所述第一输入信号和第二输入信号之间的延迟宽度相同；脉冲宽度衰减模块，接收所述延迟检测模块输出的所述延迟信号和所述脉冲衰减环 路输出的所述电压控制信号，根据所述电压控制信号对所述延迟信号进行衰减，输出衰 减结果；延迟计算模块，接收所述脉冲宽度衰减模块输出的衰减结果，计算所述第一输入信 号和第二输入信号之间的延迟。
12.如权利要求11所述的延迟测量装置，其特征在于，所述脉冲衰减环路包括 第一脉冲衰减链，用于对所述第二频率信号进行脉冲衰减，所述第一脉冲衰减链包括若干级串联的脉冲衰减单元，第一脉冲衰减链的脉冲衰减单元的总量大于将所述第二 频率信号衰减为零的脉冲衰减单元的数量；电荷泵，用于调节所述第一脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度； 至少所述第一脉冲衰减链的部分脉冲衰减单元的输出端与所述电荷泵的输入端相 连，所述电荷泵的输出端与所述第一脉冲衰减链的每级脉冲衰减单元的输入端相连。
13.如权利要求11所述的延迟测量装置，其特征在于，所述延迟检测模块包括计数 器，用于记录所述第一计数值。
14.如权利要12所述的延迟测量装置，其特征在于，所述脉冲宽度衰减模块包括 第四脉冲衰减链，对所述延迟信号进行脉冲衰减；所述第四脉冲衰减链包括若干级串联的脉冲衰减单元，所述第四脉冲衰减链的衰减 单元的总量与所述第一脉冲衰减链的衰减单元的总量相同；所述脉冲宽度衰减模块输出的衰减结果为第四脉冲衰减链的每级衰减单元的输出结果；所述脉冲衰减环路的电荷泵的输出端与所述第四脉冲衰减链的每级衰减单元的输入 端相连，所述脉冲宽度衰减模块每级衰减单元的脉冲衰减的宽度与所述第一脉冲衰减链 的每级衰减单元的脉冲衰减的宽度相同。
15.如权利要求5或11所述的延迟测量装置，其特征在于，所述延迟计算模块包括脉 冲侦测单元和至少一个寄存器，所述寄存器的每一位与所述脉冲宽度衰减模块包括的脉 冲衰减链的各级脉冲衰减单元的输出相对应，所述脉冲侦测单元侦测所述每级脉冲衰减 单元的输出，置位寄存器的相应位。
全文摘要
本发明提供了一种脉冲衰减环路和延迟测量装置，所述脉冲衰减环路包括脉冲衰减链，用于对输入信号进行脉冲衰减，所述脉冲衰减链由若干脉冲衰减单元串联组成，所述脉冲衰减单元的总量大于将所述输入信号衰减为零的脉冲衰减单元的数量；电荷泵，用于调节所述脉冲衰减链的各级脉冲衰减单元的脉冲衰减宽度；所述输入信号输入所述脉冲衰减链，所述脉冲衰减链的部分脉冲衰减单元的输出端与所述电荷泵的输入端相连，所述电荷泵的输出端与所述脉冲衰减链的各级脉冲衰减单元的输入端相连，形成负反馈。本发明的脉冲衰减环路和延迟测量装置，能消除信号串扰对延迟精度的影响，精确稳定地测量皮秒级的延迟。
文档编号H03K5/13GK102025350SQ20091019597
公开日2011年4月20日 申请日期2009年9月18日 优先权日2009年9月18日
发明者符志岗 申请人:中芯国际集成电路制造(上海)有限公司