专利名称：Jfet串联电路的制作方法
技术领域：
本发明涉及电子电路技术的领域并及尤其涉及一种根据权利要求1的前序部分的、具有阻挡层FET (JFET或Junction Field Effect Transistor (结型场效应晶体管)) 的串联电路的开关装置。
现有技术用于在高运行电压时开关的功率开关或开关装置可以在功率电子电路中通过级联或以串联方式设置的晶体管实现。在此，根据US 6，822，842或DE 199 26 109 Al将这样的开关装置例如称为级联电路，该级联电路基于一个MOSFET M和至少一个JFET J1的特定组合电路(Zusammenschaltung)，由图1示出。该开关被设置在第一接线端子1和第二接线端子2之间并且通过MOSFET M的控制接线端子7来控制。该已知的用于高运行电压的、基于级联拓扑结构的开关装置规定，多个JFET J^Ji串联地连接并且由此实现了高的截止电压。为了保护JFET，将二极管、也就是在截止运行中使用的保护二极管D1-D5连接到 JFET的栅极接线端子上。这些保护二极管使JFET的栅极接线端子彼此连接，或者分别从这些栅极接线端子引导到处于地电势上的共同接线端子1，在该共同接线端子上也连接了 MOSFET0这些用于保护JFET的保护二极管D1-D5的作用方式在US 6，822，842中描述。由于这些保护二极管D1-D5的不同的或太大的阻挡层电容，可能在JFET上产生截止电压的不均勻分布。在此，特别地在图1最上面的JFET J6处在栅极接线端子中作用与在下部的JFET中不同的电容。这些栅极接线端子的不同负载可强烈地影响截止电压的动态分布，并且导致首先最上面的晶体管接收在接线端子之间的总电压并且在最不利的情况下被损坏。
发明内容
因此，本发明的任务是，提供一种开始所述类型的具有阻挡层FET的串联电路的开关装置，该开关装置克服了上述缺点。一种具有权利要求1的特征的、具有阻挡层FET的串联电路的开关装置解决了该任务。该用于开关在第一接线端子与第二接线端子之间的电流的开关装置具有由以下元件构成的串联电路至少两个JFET，其中最下部的JFET与第一接线端子连接或者通过串联设置的控制开关与第一接线端子连接。存在至少一个另外的JFET，该至少一个另外的 JFET与最下部的JFET串联连接，其中距离最下部的JFET最远的JFET被称为最上部的JFET 并且用其漏极接线端子与第二接线端子连接。用于稳定所述JFET的栅极电压的稳定电路连接在所述JFET的栅极接线端子与第一接线端子之间。在此，在最上部的JFET的栅极接线端子与第二接线端子之间连接附加电路，该附加电路将最上部的JFET的栅极接线端子上的电势拉到该最上部的JFET的漏极接线端子上的电势并且降低了电压。由此，在接通的最上部JFET中栅极上的电压被保持略微大于、但是优选等于源极接线端子上的电压，由此在关断最上部的JFET时，比没有附加电路时更长时间地保持接通。由此又阻止了，第一和第二接线端子之间的总电压施加在最上部的JFET上。具有稳定电路和附加电路的网络使得，设置在上部的另外的JFET在关断时比设置在下部的另外的JFET更缓慢地关断及更快地接通，优选具有同步的接通时刻。由此，用串联设置的晶体管构造的功率开关的动态截止电压分布通过由稳定电路及附加电路构成的总的布线网络不仅被平衡而且被稳定。稳定电路就其单独来看能够，一般而言，对于这些JFET中的每一个在其栅极接线端子与第一接线端子之间导出可预给定的电流。该附加电路与稳定电路一起引起串联连接的JFET的栅极接线端子的对称的电压负载。JFET的串联电路可利用级联电路中的最下部的JFET的控制来实现。在此，该串联电路具有控制开关，例如M0SFET，该MOSFET被连接在第一接线端子与最下部的JFET之间。 替换地，这些JFET也可被以另外的方式来控制，例如最下部的JFET利用由驱动电路对其栅极接线端子的直接控制来实现。最上部的JFET的无源控制的时间特性，当其由一个或多个另外的二极管实现时， 可通过选择这些另外的二极管的串联电路的总阻挡层电容来调节。阻挡层电容可通过串联的另外的二极管的数量和/或通过设计各个另外的二极管来调节。在最上部的JFET的漏极与栅极之间的一个或多个二极管的总截止电压或击穿电压被选择为至少近似等于其余 JFET的总截止电压或击穿电压。在本发明的一个另外的优选实施形式中，这些另外的二极管的阻挡层电容被保持得小并且代替地通过单独的元件、如电容器来调节在第二接线端子与最上部的JFET (以及其它JFET)的栅极之间的电容。通过这样构造的附加的对称网络可优化快速开关特性。该对称网络因此具有设置在JFET的栅极与第一接线端子之间的RC网络。例如，分别相继的 JFET的栅极分别通过一个电阻与另一个电容的串联电路来连接，并且最上部的JFET的栅极通过优选相同结构的附加RC组件与第二接线端子连接。在本发明的另一个优选实施形式中，除了最下部的JFET之外的JFET的栅极分别通过一个电阻与一个电容的串联电路与第一接线端子连接，并且最上部的JFET的栅极附加地通过附加电路、优选通过由一个电阻与另一个电容的串联电路构成的附加RC组件与
第二接线端子连接。在本发明的另一个优选实施形式中，除了最下部的JFET之外的JFET的栅极分别通过一个电阻与一个电容的串联电路与第一接线端子连接，并且这些JFET的栅极附加地通过一个或多个二极管与第二接线端子连接。最上部的JFET的栅极附加地通过附加电路、 优选通过由一个电阻与另一个电容的串联电路构成的附加RC组件与第二接线端子连接。在本发明的另一个优选实施形式中，并不在这些电容的每一个(或者另外的电容) 中存在用于衰减的电阻，而是仅仅在一个或多个、优选在位于更上部的JFET中存在所述电阻。原则上，在对称网络中也可以是由电阻与电容构成的并联电路，但是由此由于出现的静态分压器所造成的静态损失会进入到拓扑结构中。该对称网络优选被设计为，在对称网络中在开关过程时出现的平衡过程在最上部的JFET处具有最小的时间常数以及在最下部的JFET处具有最大的时间常数。与此相应地，附加RC组件(或附加C组件)的电容小于最下部的、在最下部的JFET的栅极上连接的RC组件(或C组件)的电容。优选地，位于其间的RC组件或C组件的电容从上向下逐渐增大。通过对称网络与稳定电路的共同作用，在JFET的栅极处的平衡过程具有所平衡的时间常数。这样使得，与没有对称网络的电路相比，在关断晶体管或者说JFET时在位于更上部的JFET中更长时间地持续，直到相应的栅极接线端子达到关于相应源极接线端子的夹断电压的电势。由此，上部的JFET比下部的JFET更长时间地保持接通并且与此相应地上部的JFET被更缓慢地关断。反之，上部的JFET在接通时比没有附加电路和对称网络更快地接通。理想地实现了完全同步地接通和关断所有JFET。通过设计对称网络，在各个开关上的过程中的时间变化曲线彼此调整，使得该开关装置作为整体具有被尽可能最佳地平衡的特性，也就是各个JFET的尽可能同步的开关。在本发明的另一个优选实施形式中，该控制开关、例如MOSFET在线性区域中工作。由此实现了对由阻挡层电容产生的振荡的衰减。稳定电路因此与附加电路和对称网络一起构成动态的、在第一接线端子上的电压与第二接线端子上的电压之间的分压器，该分压器在开关过程中平滑(vergleichm^igen) 这些JFET的电压负载。与在已知的用于开关高的运行电压的功率开关或开关装置中不同地，晶体管的动态截止电压负载的平衡通过添加附加电路、例如通过附加的二极管被显著地改善，并且此外可在本发明的一个优选实施形式中有针对性地通过RC布线来优化。其它优选的实施形式可由从属权利要求中得出。
下面借助于附图中示出的优选实施例详细阐述本发明主题。分别示意性地示出 图1根据现有技术的阻挡层FET的串联电路；
图2本发明的第一实施形式； 图3本发明的第二实施形式，和图4本发明的另一个实施形式。在附图中使用的附图标记和其含义被概括地列出在附图标记表中。原则上在这些附图中相同的部件配备有相同的附图标记。
具体实施例方式在图1中，示出用于高运行电压的开关装置的发明。该电路具有一个MOSFET M与第一或最下部JFET J1以及至少一个与该第一 JFET J1串联地连接的另外的JFET J2-J6W 级联电路。因此，最下部的或第一 JFET在级联电路中被起控制开关作用的MOSFET控制。 在串联连接的JFET中的最后一个、距离第一 JFET最远的JFET也被称为最上部的JFET J60 仅仅示例性地示出了 6个JFET，而通常可以在本发明的其它实施形式中存在两个或更多个 JFET0为了稳定这些JFET的栅极电压，设置稳定电路3。该稳定电路3分别在两个相继的 JFET的栅极之间具有在截止方向上运行的保护二极管D11-D13, D21-D23, ···. D51-D53的串联电路。分别彼此串联的保护二极管D11-D53的数量取决与这些保护二极管D11-D53所需的截止电压。通常可以在两个相继的JFET的栅极之间分别有一个或多个保护二极管D11-D5315在本发明的其它实施形式中使用其它开关元件作为二极管。
除了第一个JFET之外分别在JFET J2-J6的栅极与源级之间连接齐纳二极管(在图 1中-.H)或电阻(在图2中Ja^Z^)。这些齐纳二极管或电阻将相应的栅极电压稳定在静态状态中。为了平滑这些JFET的电压负载，在最上部的JFET的栅极与漏极接线端子之间连接附加电路4。该附加电路4根据图2具有由三个在截止方向上运行的另外的二极管D61， D62，D63构成的串联电路。这些另外的二极管促使，最上部的JFET的栅极接线端子上的电势被一直拉到该最上部的JFET的漏极接线端子上的电势并且由此作用在漏极接线端子与栅极接线端子之间的电势被减小。这些另外的二极管D61，D62，D63确保了栅极接线端子的对称负载并且稳定了截止电压分布。附加地，这些另外的二极管充当最上部的JFET J6的保护元件以防止在漏极与栅极之间的过电压。替换这些另外的二极管，在附加电路中可存在其它的起相同作用的电路元件，例如仅一个或两个或更多个串联连接的另外的二极管、电阻、电容或RC电路。在本发明的一个优选实施形式中，分别在两个相继的JFET的栅极之间、分别与一个或多个保护二极管D11-D53平行地连接有由电阻或衰减电阻Rst,「Rst, 5与电容Ctu,「Ctu, 5组成的串联电路构成的RC组件。在此情况下，在最上部的JFET的栅极与漏极接线端子之间、 与附加电路4并联地还连接有模拟的、优选相同结构的RC组件。所有这些所述的RC组件一起构成对称网络5。也就是，该总的布线网络由此附加地具有1至η个二极管D61，D62，D63和具有衰减电阻Rst;1 . . . Rstj6和电容Ctiu…Ctu，6的无源R-C网络。通过这些二极管的串联电路，分别添加在栅极接线端子之间的总的阻挡层电容可保持得小。这得出了由于附加的电容Ctiu…CTU,6优化或者与阻挡层电容无关地调节动态截止电压分布的可能性。在此，添加附加的衰减电阻Rsm ... Rstj6,以使由附加电容(^;1… CTu，6引起的振荡衰减。图3示出本发明的一个替代的优选实施形式，其中JFET J1-J6的栅极并不彼此连接，而是分别单独地用由保护二极管D11-D53和RC组件构成的自己的布线与第一接线端子1 连接。如在图2中那样，最上部的JFET J6的栅极接线端子G6通过附加网络4与第二接线端子2连接。该附加网络4在此也可以仅具有一个或多个串联连接的另外的二极管D61-D63, 或者其它开关元件，或者与RC串联组件Rst,6，Ctu,6组合的另外的二极管D61-D6315这些本身可选的并且优选用于优化的RC组件Rst;1... RsIf^PCiui…CTu，6在此也一起构成对称网络 5。图4示出本发明的另一个实施形式，其中JFET J1-J6W栅极并没有彼此连接，而是分别单独地用由保护二极管D11-D23、一个或多个附加二极管6构成的自己的布线相连接，所述附加二极管从相应的栅极接线端子连接到第二接线端子并且通过RC环节与第一接线端子1连接。保护二极管D11-D23和附加二极管6分别构成一个用于栅极电压的分压器，该分压器关于电压水平和动态特性(时间常数)可个别参数化。替换于在该图中示出的各个附加二极管6，也可存在多个串联连接的二极管。如在图3中设置的附加网络4也可具有一个或多个串联连接的另外的二极管D61-D63,或者其它开关元件，或者与RC串联组件R st,6，CTU,6组合的另外的二极管D61-D6315这些本身可选的并且优选用于优化的RC组件Rstil . . . Rst,6和 Ctiu…CTu，6在此也一起构成对称网络5。
对于所有示例以及对于本发明作为整体地原则上成立的是，该电路也可适宜地代替在此示出的η沟道JFET而被修改用于ρ沟道JFET。
权利要求
1.用于开关在第一接线端子(1)与第二接线端子(2)之间的电流的开关装置，具有由以下元件构成的串联电路至少两个JFET (J1-J6),其中最下部的JFET (J1)与第一接线端子(1)连接或者最下部的JFET (J1)在级联电路中通过控制开关(M)与第一接线端子(1)连接，和至少一个另外的JFET (J2-J5),该至少一个另外的JFET与最下部的JFET (J1)串联连接，其中距离最下部的JFET (J1)最远的JFET (J6)被称为最上部的JFET (J6)并且用其漏极接线端子与第二接线端子(2)连接，并且其中用于稳定所述JFET (J1-J6)的栅极电压的稳定电路(D11-D53)被连接在所述JFET (J1-J6)的栅极接线端子与第一接线端子(1)之间，其特征在于，在最上部的JFET (J6)的栅极接线端子(G6)与第二接线端子(2)之间连接附加电路(4)，该附加电路将最上部的JFET (J6)的栅极接线端子(G6)上的电势拉到该最上部的JFET (J6)的漏极接线端子(D6)上的电势。
2.根据权利要求1所述的开关装置，其中稳定电路(3)尤其是借助于在截止方向上运行的保护二极管(D11-D53)从所述JFET (J1-J6)的栅极接线端子中分别导出一个到第一接线端子(1)的能预给定的电流，所述保护二极管分别设置在相继的JFET (J1-J6)的栅极接线端子之间或者在所述JFET (J1-J6)的栅极接线端子与第一接线端子(1)之间。
3.根据权利要求1或2所述的开关装置，其中附加电路(4)与稳定电路(3)—起引起 JFET (J1-J6)的栅极接线端子的对称的电压负载。
4.根据前述权利要求之一所述的开关装置，其中附加电路(4)具有一个或多个串联的并且在最上部的JFET (J6)的栅极接线端子(G6)与第二接线端子(2)之间的截止方向上运行的另外的二极管(D61-D63)。
5.根据前述权利要求之一所述的开关装置，其中附加电路(4)是无源网络、尤其是电阻，该网络或该电阻连接在最上部的JFET (J6)的栅极接线端子(G6)与第二接线端子(2)之间。
6.根据前述权利要求之一所述的开关装置，其中稳定电路(3)分别在相继的JFET的栅极接线端子之间具有至少一个在截止方向上运行的二极管，所述二极管具有第一总截止电压，并且附加电路(4)具有至少一个在截止方向上运行的另外的二极管(D61，D62，D63),所述另外的二极管具有第二总截止电压的，其中第二总截止电压至少近似地等于第一总截止电压。
7.根据前述权利要求之一所述的开关装置，其特征在于，存在由设置在所述JFET (J1-J6)的栅极与第一接线端子之间的RC网络构成的对称网络(5)。
8.根据权利要求7所述的开关装置，其中所述对称网络(5)被设计为，使得在对称网络中在开关过程时出现的平衡过程在最上部的JFET (J6)处具有最小的时间常数以及在最下部的JFET (J1)处具有最大的时间常数。
9.根据权利要求7或8所述的开关装置，其中所述对称网络(5)分别在相继的JFET (J1-J6)的栅极接线端子之间具有一个电容(CTU,^Cm5)并且与所述附加电路(4)并联地具有另一个电容(CTU,6)，并且与所述电容(CTU,「CTU,5)中的至少一个和/或另一个电容(CTU,6) 串联地连接衰减电阻(Rst，!"Rstj5'Rst,6)°
10.根据权利要求7或8所述的开关装置，其中所述对称网络(5)在除了最下部的JFET (J1)之外的相继的JFET (J2-J6)的栅极接线端子与第一接线端子(1)之间分别具有一个 RC组件(、「!^^和Ctiu-Ctu,5)，并且与所述附加电路(4)并联地具有附加RC组件(Rst,6， Ctu’ 6 ) 0
11.根据权利要求10所述的开关装置，其中所述电路具有用于控制所述控制开关(M) 的控制电路，该控制电路使该控制开关在线性区域中运行。
全文摘要
本发明涉及一种用于开关在第一接线端子(1)与第二接线端子(2)之间的电流的开关装置，具有由以下元件构成的串联电路至少两个JFET(J1-J6)，其中最下部的JFET(J1)与第一接线端子(1)连接或者最下部的JFET(J1)在级联电路中通过控制开关(M)与第一接线端子(1)连接；和至少一个另外的JFET(J2-J5)，该至少一个另外的JFET与最下部的JFET(J1)串联连接，其中距离最下部的JFET(J1)最远的JFET(J6)被称为最上部的JFET(J6)并且用其漏极接线端子与第二接线端子(2)连接，并且其中用于稳定所述JFET(J1-J6)的栅极电压的稳定电路(D11-D53)被连接在所述JFET(J1-J6)的栅极接线端子与第一接线端子(1)之间。在此，在最上部的JFET(J6)的栅极接线端子(G6)与第二接线端子(2)之间连接附加电路(4)，该附加电路将最上部的JFET(J6)的栅极接线端子(G6)上的电势拉到该最上部的JFET(J6)的漏极接线端子(D6)上的电势。
文档编号H03K17/0814GK102308477SQ201080006609
公开日2012年1月4日 申请日期2010年2月3日 优先权日2009年2月5日
发明者阿格勒 D., W. 科拉尔 J., 比拉 J. 申请人:瑞士苏黎世联邦理工学院