专利名称：相位检测器电路和方法
技术领域：
本公开涉及电子电路，并且更具体而言，涉及相位检测器电路和方法。
背景技术：
图I图示了现有技术的锁相环(PLL) 100。PLL 100包括相位检测器电路101、环路滤波器电路102、振荡器电路103和分频器电路104。相位检测器电路101比较反馈时钟信号FBCLK的相位与参考时钟信号REFCLK的相位以产生控制信号VC。环路滤波器电 路102 过滤控制信号VC以产生经过滤的控制信号VCF。振荡器电路103产生周期性的输出时钟信号0UTCLK。振荡器电路103基于经过滤的控制信号VCF中的改变来变化OUTCLK的频率。分频器电路104响应于OUTCLK产生FBCLK。分频器电路104对OUTCLK分频以产生FBCLK的频率。PLL 100驱动FBCLK与REFCLK之间的相位差和频率差至零。分频器电路104为了响应于高频输出时钟信号OUTCLK产生反馈时钟信号FBCLK 而典型地消耗大量功率。分频器电路104还在OUTCLK中产生抖动。因此，需要提供一种产生高频周期性输出信号的锁相环，其无需消耗大量功率并产生抖动的分频器电路。
图I图示了现有技术的锁相环(PLL)。图2A图示了相位检测器电路的示例。图2B图示了当Φ i和Φ2分别为90度(+j)和270度H)时，图2A的组合电路的两个信号的、根据组合电路的输入信号之间的相位差的归一化平均功率的示例。图2C通过比较来自组合电路两个信号的在Φ4Ρ Φ2相位范围内的归一化功率差，显示了图2Α的相位检测器针对组合电路的输入信号之间的90度相位差的灵敏度。图2D图示了使用图2Α相位检测器电路的实施例的、能够产生高频周期性输出信号的锁相环(PLL)电路的示例。图3Α图示了可以用于在图2D的PLL中实现无源混合耦合器的混合耦合器电路的示例。图3Β图示了可以用于在图2D的PLL中实现无源混合耦合器的LC电路的示例。图4为图示了去往图2D的无源混合耦合器的周期性输入信号之间相位差比对在信号等于A+jB和A-jB的实施例中的来自无源混合耦合器的信号之间归一化幅度差值的曲线图的图表。图5A图示了可以用于实现在图2D的PLL中的幅度/功率检测器电路的包络检测器电路的示例。
图5B图示了可以用于实现在图2D的PLL中的幅度/功率检测器电路的自混频器电路的示例。图6图示了能够使用图2A相位检测器电路的实施例产生高频周期性输出信号的延迟锁定环路(DLL)电路的示例。图7A图示了包含图2D的PLL的集成电路的部分的示例。图7B图示了包含图6的DLL的集成电路的部分的示例。
具体实施例方式相位检测器电路将第一周期性输入信号和第二周期性输入信号组合以产生表示输入信号相移图像的不同组合的两个不同的中间信号。相位检测器比较这两个中间信号的功率以确定第一周期性输入信号和第二周期性输入信号之间的相位差。相位检测器可以使用无源电路(例如无源混合耦合器)以产生两个输出信号。通过在诸如PLL之类的锁定环路中使用此类型相位检测器电路，低功率电路可以用于产生具有特定相位的时序信号。此电路在数字电子器件中有广泛应用，这包括在低功率数字器件中使用，其中将芯片或电路与时序参考信号同步，或者关于时序参考信号控制该芯片或电路。图2A图示了相位检测器电路200的示例。相位检测器电路200比较两个周期性输入信号A和B的相位以产生输出信号OUT。输出信号OUT直接依赖于输入信号A和B之间的相位差，因而可以被用于同步它们的相对相位或者将它们锁定至受控关系。相位检测器电路200包括将两个输入信号A和B组合以产生表示输入信号的相移图像的不同组合的两个中间信号的组合电路201。在图2A中，这两个中间信号分别被表示为A+exp(jX Φ^ΧΒ 和A+exp(jX Φ2) XB,但是存在这些信号可以被组合以表达相对相移的备选方式。两个中间信号输入至比较电路202，该比较电路202产生输出信号OUT。在一个实施例中，比较电路获取这两个中间信号之间的差值以产生差信号，接着差信号被处理以检测(至少针对频率范围的)峰值功率。在A和B同相时，差信号将具有最大峰值功率，而在A和B的相位差为180度时，差信号将具有最小峰值功率。另外，对于给定的信号A和B之间的任意相位关系而言，在小1和Φ2的相位差为180度时，峰值功率上的差值将被最大化。这些关系分别以图4和图2B/2C图示。在图2Α的实施例中，组合电路201相对彼此地修改输入信号A和B以产生两个周
期性信号，这两个周期性信号等于A+exp(jX Ct1) XB和A+exp(jX Φ2) ΧΒ，其中j=>/^T。
参数指示组合电路201产生的在周期性信号B中的相对于周期性信号A的相位偏移， 从而产生等于A+eXp(jXch)XB的中间信号。参数Φ2指示组合电路201产生的在周期性信号B中的相对于周期性信号A的相位偏移，从而产生等于A+exp(j X Φ2) XB的中间信号。如上所述，可以存在组合这些信号的其他方法，其包括表达它们之间相对相位延迟的其他方法。当牝和Φ2在特定的范围内时，信号A+exp(jX C^1) XB和A+exp(jX Φ2) XB的功率差别与周期性信号A和B之间的相位差成比例。图2Β图示了当Φ,Ρ Φ2分别为90 度(+j)和270度(_j)时，来自组合电路201的两个中间信号的、根据输入信号A和B之间相位差的归一化平均功率的示例。在图2B中分别以实线和虚线显示来自组合电路201的中间信号 A+exp(jX Φ0 XB 和 A+exp(jX Φ2) XB。组合电路 201 使信号 A+exp (j X Φ) XB和A+exp (jX Φ2) XB具有响应于在相位上对准的信号A和B的相同的归一化平均功率。若干实施例(包括下面结合图2D讨论的实施例)利用这些原理以便于PLL的构造。例如，相位检测器电路(图2Α中的块200)可以接收PLL反馈以作为待被锁定至提供为信号“Α”的参考输入的信号“B，”。在此情况下，如上所述，组合电路可以被用于引起信号B相对于信号A的两个不同的相移图像，以及产生两个不同的输出A+exp (j X Φ i) XB和 A+exp (j X Φ2) ΧΒ。图2A中的组合电路可以实现为不需要额外电源驱动而产生该组合的无源电路，从而促成了低功率的PLL。在图2D的实施例中，该电路可进一步地实现为“混合
规A吳”
不内口ο
对于输入信号A和B之间90度的相位差而言，通过在Ct1和小2的相位范围内比 较两个中间信号输出之间的归一化功率差，图2C显示了相位检测器200的灵敏度。在图2C 中，信号间的功率差以O至I. O间的归一化数值来表示。图2C中的九条曲线针对Φ,Ρ Φ2 的相位范围图示了来自组合电路201的信号之间的、在O. 1,0. 2,0. 3,0. 4,0. 5,0. 6,0. 7， O. 8和O. 9处的归一化功率差。如图2C所示，虽然Φ i和Φ2的理想值分别是90度和270 度，但是相位检测器200在大范围的参数(^和Φ2的值的范围内工作。比较电路202将周期性信号A+exp (j X Φ J XB的功率与周期性信号 A+exp (j X Φ2) XB的功率进行比较，以产生相位检测器电路200的相位比较输出信号OUT。 相位检测器200的相位比较输出信号OUT基于周期性输入信号A和B之间的相位差的改变而变化。图2D图示了使用图2A的相位检测器电路的实施例的锁相环(PLL)电路210的示例，该锁相环(PLL)电路210能够产生高频周期性信号B。PLL 210在环路通路中不需要使用通常消耗大量功率并在信号B中产生抖动的分频器电路。PLL 210包括相位检测器、环路滤波器219和压控振荡器(VCO)电路220。相位检测器包括无源混合耦合器211、幅度/功率检测器电路212-213和比较器电路218。PLL 210 中的相位检测器为图2A所示的相位检测器电路200的示例。如图2D所示，两个周期性信号A和B被传输至无源混合耦合器211的输入。无源混合耦合器211包括无源电路部件，诸如例如传输线、电阻器、电容器、电感器或者二极管。周期性信号A和B例如可以是时钟信号。无源混合耦合器211以两种不同方式组合这两个信号，以产生响应于周期性信号A和B的两个中间信号A+exp (j X Φ ^ XB和 A+exp (j X Φ2) XB。中间信号 A+exp (j X Φ J XB 和 A+exp (j X Φ2) XB 等于信号 A 和信号 B 的两个不同相移的组合。幅度/功率检测器电路212产生电压信号VI，该电压信号Vl与周期性信号 A+exp (j X Φ J XB的功率(例如，峰值幅度)成比例。电压信号Vl被传输至比较器218的非反相(+)输入。幅度/功率检测器电路213产生电压信号V2，该电压信号V2与周期性信号A+exp (jX Φ2) XB的功率(例如，峰值幅度)成比例。电压信号V2被传输至比较器218 的反相(_)输入端。比较器电路218将信号Vl的电压与信号V2的电压进行比较，以产生相位比较信号VCP。比较器电路218为产生等于信号Vl和V2之间线性差值的模拟输出电压信号VCP 的差值电路。备选地，比较器电路218例如可以是数字二进制比较器，该数字二进制比较器在Vl电压大于V2电压时在VCP中产生逻辑高状态，而在V2电压大于Vl电压时在VCP中产生逻辑低状态。数字二进制比较器的输出信号VCP例如可以驱动电荷泵电路以产生模拟信号。环路滤波器电路219产生基于比较器电路218的输出信号CVP的一个或多个经过滤的信号VF。如果比较器218产生模拟输出信号VCP，环路滤波器电路219可以包括对信号VCP低通过滤以产生经过滤的信号VF的电容器。备选地，如果比较器218产生数字输出信号VCP，则环路滤波器电路219例如可以是在多个周期中对数字信号CVP的数字数值进行积分以产生经过滤的信号VF的积分器电路。压控振荡器(VCO)电路220产生振荡周期性输出电压信号B。VCO电路220基于环路滤波器电路219产生的经过滤的信号VF的值设置周期性信号B的频率。VCO电路220 基于经过滤的信号VF的改变变化周期性信号B的频率。VCO电路220例如可以是环形振荡器、LC谐振腔振荡器、晶体振荡器等等。周期性信号A和B之间的相位差使得通过无源混合耦合器211输出的中间信号A+exp (j X Ct1) XB和A+exp (j X Φ2) XB的相对功率(例如，峰值幅度)的差值。若信号A和B在相位上相等，则这两个中间信号预期具有相同的峰值功率。若输入信号A和B 在相位上有差值，则这两个中间信号至少在特定频率范围内具有不同的峰值功率。信号 A+exp (j X Φ ^ XB和A+exp (j X Φ2) XB的功率差值与周期性信号A和B之间的相位差成比例。信号A+exp (j X Φ J XB和A+exp (j X Φ2) XB的功率差值反映为幅度/功率检测器电路212-213产生的信号Vl和V2之间的电压差值。当周期性信号A领先于周期性信号Β( ΖΑ>ΖΒ)时，无源混合耦合器211和幅度/功率检测器电路212-213使信号Vl的电压大于信号V2的电压，例如图2Β所示。作为响应，比较器218增大信号VCP或使VCP成为逻辑高状态，环路滤波器219增大经过滤的信号VF的值，以及振荡器220增大周期性信号B的频率。当周期性信号A滞后于周期性信号Β( ΖΑ<ΖΒ)时，无源混合耦合器211和幅度/功率检测器电路212-213使得信号Vl的电压小于信号V2的电压。作为响应，比较器 218减小信号VCP或使得VCP成为逻辑低状态，环路滤波器219减小经过滤的信号VF的值， 以及振荡器220减小周期性信号B的频率。PLL电路210如上面描述地连续调整周期性信号B的相位和频率，直至周期性信号A和B具有相同的频率和同相对准，从而使得PLL 210进入锁定状态。周期性信号A和 B在它们具有0°的相位差或者360°任意倍数的相位差时同相对准。在图2D的实施例中，无源混合耦合器211不包含例如晶体管之类的有源部件。因此，当PLL 210锁定时，PLL 210在信号A和B之间仅产生非常小的歪斜(skew)，并且PLL 210在周期性信号B中产生基本上较少的抖动。如上所述，PLL 210不需要在环路通路中的、在VCO 220的输出和无源混合耦合器 211的第二输入之间的分频器电路。因此，与PLL 100相比，PLL 210消耗明显更少的功率并在周期性信号B中产生基本上较少的抖动和相位噪声。但是，根据备选的实施例，PLL电路210可以具有耦合在VC0220的输出和无源混合耦合器211的第二输入之间的分频器电路。在此实施例中，分频器电路响应于VCO 220的周期性输出信号产生周期性信号B。根据另一个备选的实施例，PLL电路210可以具有耦合在PLL210的参考输入A和、无源混合耦合器211的第一输入端之间的分频器电路。图3A图示了可以用于实现在PLL 210中的无源混合耦合器211的混合耦合器电路300的示例。混合耦合器电路300包括以环状配置耦合的四条传输线301-304。传输线301-302和303-304的特征阻抗分别为Z0/和Ztl，其中Ztl代表任意的特征阻抗。传输线301-304的长度被选择为使得混合稱合器电路300响应于周期性信号A和 B产生等于A+exp (jX Ct1) XB和A+exp(jX Φ2) XB的周期性中间信号。混合耦合器电路 300具有对称结构。图3Β图示了可以实现在PLL 210中的无源混合耦合器211的LC电路350的示例。 LC电路350包括以环状配置耦合的电感器311-314和电容器321-324。电容器321-324均率禹合在两个电感和接地节点之间。电感器311、312、313和314分别具有电感值L1, L1, L2和L2。电容器321-324均具有相同的电容值，在图3B中以C表示。电感器311-314的电感和电容器321-324的电容被选择成使得LC电路350响应于周期性信号A和B产生等于A+exp (j X Ct1) XB和 A+exp (j X Φ2) XB的周期性中间信号。LC电路350具有对称结构。可以通过四分之一波长传输线的集总元件等效电路来近似电感器311-314和电容器 321-324 的值。例如，L1 = Z0/ff0, C = I/(Z0XW0)，以及L2= ( Z0/) /W0,其中， W0 = 2 f0, f0为设计频率，而Ztl为传输线的特征阻抗。根据一个具体的示例，其中C^1 = 90°并且Φ2 = 270°，电路300和350被设计成产生等于A+jB和A-jB的信号。图4图示了周期性信号A和B之间相位差比对在输出等于A+jB和A-jB的实施例中无源混合耦合器211输出之间归一化的幅度差值的曲线图的示例。同样在此实施例中，电压信号Vl和V2表示信号A+jB和A-jB的幅度。如图4所示，在信号A和B之间相位差值约为零时，信号A+jB和A-jB之间的峰值幅度差值约为零。随着信号A和B之间相位差值增加，这些信号间的峰值幅度差值也在增加。根据并不旨在限制的图2D和图4的具体实施例，PLL 210例如可以在约10%的准确度内测量信号A+jB和A-jB之间的差值。在此例中，PLL 210测量在10吉赫兹(GHz)频率下周期性信号A和B中低于I皮秒(ps)的相位误差。在IOGHz时，信号A和B的周期为 IOOps,低于Ips的相位误差测量表不低于A和B的周期的I %。图5A图示了可以用于分别实现图2D的PLL 210中的幅度/功率检测器电路212 和213的包络检测器电路500和501的示例。包络检测器电路500包括二极管502、电容器 504和电阻器506。包络检测器电路501包括二极管503、电容器505和电阻器507。电容器504和电阻器506被平行耦合在二极管502的阴极和接地电压的节点之间。包络检测器电路500产生电压信号VI，该电压信号Vl等于周期性信号 A+exp (j X Φ,) XB的峰值幅度的大小。周期性信号A+exp (j X Φ ,) XB的峰值幅度的大小表示了周期性信号A+exp(jX Ct1) XB的功率。电容器505和电阻器507被平行耦合在二极管503的阴极和接地节点之间。包 络检测器电路501产生电压信号V2，该电压信号V2等于周期性信号A+exp (j X Φ2) XB的峰值幅度的大小。周期性信号A+exp(jX Φ2) XB的峰值幅度的大小表示了周期性信号 A+exp (j X Φ2) XB 的功率。根据备选的实施例，幅度/功率检测器电路212-213可以使用产生信号Vl和V2的自混频器(self-mixer)电路来实现。图5B图示了可以用于分别实现图2D的PLL 210 中的幅度/功率检测器电路212和213的自混频器电路511和512的示例。自混频器电路 511包括混频器电路521和低通滤波器电路522。自混频器电路512包括混频器电路531 和低通滤波器电路532。混频器电路521将A+exp(jX Φ i) XB与其自身相乘以产生信号Ml。低通滤波器 (LPF) 522滤除信号Ml中的高频分量以产生与周期性信号A+exp (j X Φ ^ XB的峰值幅度大小成比例的低频电压信号VI。电压信号Vl被提供至比较器218的非反相输入。混频器电路531将A+exp(jX Φ2) XB与其自身相乘以产生信号M2。低通滤波器 (LPF) 532滤除信号M2中的高频分量以产生与周期性信号A+exp (j X Φ2) XB的峰值幅度大小成比例的低频电压信号V2。电压信号V2被提供至比较器218的反相输入。图6图示了能够使用图2Α相位检测器电路的实施例产生高频周期性信号B的延迟锁定环路(DLL)电路600的示例。DLL电路600包括无源混合耦合器211、幅度/功率检测器电路212-213、比较器电路218、环路滤波器电路219以及可变延迟电路610。无源混合耦合器211、幅度/功率检测器电路212-213、比较器电路218以及环路滤波器电路219如关于图2D所描述的那样工作。环路滤波器电路219的输出信号VF被传输至可变延迟电路610的一个或多个控制输入。可变延迟电路610延迟周期性信号A以产生周期性信号B。因此，在DLL 600中，信号B为信号A的延迟形式，并且信号A和信号B具有相同的频率。可变延迟电路610基于经过滤的信号VF的改变来变化提供至相对于信号A 的信号B的延迟。周期性信号B被从可变延迟电路610的输出传输至无源混合耦合器211 的输入。可变延迟电路610例如可以是压控延迟链、相位插值器(phase interpolator)电·路或者任意其他合适的可调节延迟电路。可以在任意合适的集成电路(IC)中制造本文描述的相位检测器、PLL以及DLL，该 IC诸如例如存储器1C、控制器1C、存储器控制器1C、处理器1C、模拟1C、数字1C、可编程IC 等等。图7A图示了包含图2D的PLL 210的集成电路700的部分的示例。图7B图示了包含图6的DLL 600的集成电路710的部分的示例。在这些实施例的每一个中，集成电路可以是具有PLL或DLL的存储器器件，该存储器器件出于均步通信的目的而酌情同步至外部时间参考。如果需要，该集成电路可以进一步地配置为在诸如移动设备(例如手机或多功能设备)之类的低功率应用中实例化的动态随机存取存储器(“DRAM”)。备选地，该集成电路还可以为存储器控制器，例如，用于与诸如DRAM集成电路之类的存储器器件对接。在其他又一些实施例中，集成电路可被用作无线设备中使用的无线通信收发器。该集成电路可被耦合至一个或多个天线，并且，如果需要，集成电路可以具有一个或者多个天线，该天线通过常用硅片或安装于常用封装内与该集成电路集成在一起。为图示和描述的目的，提出了本发明的示例性实施方式的上述描述。上述描述并不是为了穷尽或限制于本文所讨论的示例。在一些情况下，实施例中的某些特征可以采用之前未规定的其他相应特征所替代。在本发明的教导下，可以做出多种改变，替换，以及变形而不脱离本发明的精神。
权利要求
1.一种相位检测器电路，包括 组合电路，其以两种不同方式组合第一周期性信号和第二周期性信号，以产生第三周期性信号和第四周期性信号，其中所述组合电路使得所述第三周期性信号取决于所述第一周期性信号和所述第二周期性信号的、具有第一相对相移的组合，并且其中所述组合电路使得所述第四周期性信号取决于所述第一周期性信号和所述第二周期性信号的、具有第二相对相移的组合；以及 比较电路，将所述第三周期性信号的功率的测量与所述第四周期性信号的功率的测量相比较，以产生所述相位检测器电路的输出信号。
2.根据权利要求I的相位检测器电路，进一步包括 第一包络检测器电路，其产生表示所述第三周期性信号的功率的第一包络信号；以及 第二包络检测器电路，其产生表示所述第四周期性信号的功率的第二包络信号，其中所述比较电路将所述第一包络信号与所述第二包络信号相比较，以产生所述相位检测器电路的输出信号。
3.根据权利要求2的相位检测器电路，其中所述第一包络检测器电路包括第一二极管、第一电阻器和与所述第一电阻器并联耦合并且耦合至所述第一二极管的第一电容器，并且其中所述第二包络检测器电路包括第二二极管、第二电阻器和与所述第二电阻器并联耦合并且耦合至所述第二二极管的第二电容器。
4.根据权利要求I的相位检测器电路，其中所述组合电路包括以环形结构耦合的四条传输线。
5.根据权利要求I的相位检测器电路，其中所述组合电路包括以环形结构耦合的第一电感器、第二电感器、第三电感器以及第四电感器。
6.根据权利要求5的相位检测器电路，其中所述组合电路进一步包括耦合至所述第一电感器和第二电感器的第一电容器、耦合至所述第二电感器和第三电感器的第二电容器、耦合至所述第三电感器和第四电感器的第三电容器以及耦合至所述第四电感器和第一电感器的第四电容器。
7.根据权利要求I的相位检测器电路，进一步包括 第一自混频器电路，其产生表示所述第三周期性信号的功率的第一功率信号；以及 第二自混频器电路，其产生表示所述第四周期性信号的功率的第二功率信号，其中，所述比较电路将所述第一功率信号与所述第二功率信号相比较，以产生所述相位检测器电路的输出信号。
8.根据权利要求I的相位检测器电路，其中所述相位检测器电路为锁相环电路的一部分，并且所述第二周期性信号为所述锁相环电路中的反馈信号。
9.根据权利要求8的相位检测器电路，其中所述第二周期性信号从所述锁相环电路中振荡器电路的输出路由至所述相位检测器电路的输入。
10.根据权利要求I的相位检测器电路，其中所述相位检测器电路为延迟锁定环路电路的一部分，并且所述第二周期性信号为所述延迟锁定环路电路中的反馈信号。
11.根据权利要求I的相位检测器电路，其中所述组合电路为无源电路。
12.根据权利要求11的相位检测器电路，其中所述无源电路为无源混合耦合器。
13.根据权利要求I的相位检测器电路，其中所述组合电路使得所述第三周期性信号取决于所述第一周期性信号和所述第二周期性信号的、引入约90度的相对相移的组合，所述组合电路使得所述第四周期性信号取决于所述第一周期性信号和所述第二周期性信号的、引入约270度的相对相移的组合。
14.根据权利要求I的相位检测器电路，其中所述相位检测器电路为集成电路。
15.根据权利要求I的相位检测器电路，其中所述相位检测器电路为动态随机存取存储器集成电路。
16.根据权利要求I的相位检测器电路，其中所述相位检测器电路为存储器器件的一部分。
17.根据权利要求I的相位检测器电路，其中所述相位检测器电路为存储器控制器集成电路。
18.根据权利要求I的相位检测器电路，其中所述组合电路通过将所述第一周期性信号和所述第二周期性信号组合用于产生所述第三周期性信号的第一极性相移和所述第四周期性信号的第二极性相移，来产生所述第三周期性信号和所述第四周期性信号，并且其中所述组合电路减去所述第三周期性信号和所述第四周期性信号以获得隔离所述第一周期性信号和所述第二周期性信号之间相位差的输出，并且使得所述输出收敛至所述第一周期性信号和所述第二周期性信号之间的特定的相位差。
19.一种电路,包括 相位检测器电路，其接收第一周期性信号和第二周期性信号并且响应于所述第一周期性信号和所述第二周期性信号产生第三周期性信号和第四周期性信号，其中所述相位检测器电路使得所述第三周期性信号取决于所述第一周期性信号和所述第二周期性信号的、表达第一相对相移的组合，其中所述相位检测器电路使得所述第四周期性信号取决于所述第一周期性信号和所述第二周期性信号的、表达第二相对相移的组合，并且其中所述相位检测器电路将所述第三周期性信号的功率与所述第四周期性信号的功率相比较，以产生输出信号；以及 环路电路，耦合至所述相位检测器电路，其中所述环路电路产生所述第二周期性信号，并且其中所述环路电路基于所述相位检测器电路的输出信号中的改变来变化所述第二周期性信号的相位。
20.根据权利要求19的电路，其中所述环路电路包括耦合至振荡器的环路滤波器，其中所述环路滤波器接收所述相位检测器电路的输出信号，并且其中所述电路为锁相环。
21.根据权利要求19的电路，其中所述环路电路包括耦合至可变延迟电路的环路滤波器，其中所述环路滤波器接收所述相位检测器电路的输出信号，并且其中所述电路为延迟锁定环路。
22.根据权利要求19的电路，其中所述相位检测器电路包括响应于所述第一周期性信号和所述第二周期性信号产生所述第三周期性信号和所述第四周期性信号的无源混合耦合器。
23.根据权利要求22的电路，其中所述相位检测器电路进一步包括 第一包络检测器电路，产生表示所述第三周期性信号的功率的第一包络信号； 第二包络检测器电路，产生表示所述第四周期性信号的功率的第二包络信号；以及 比较器电路，将所述第一包络信号与所述第二包络信号相比较，以产生所述相位检测器电路的输出信号。
24.根据权利要求22的电路，其中所述无源混合耦合器包括以环形结构耦合的四条传输线。
25.根据权利要求22的电路，其中所述无源混合耦合器包括以环形结构耦合的第一电感器、第二电感器、第三电感器以及第四电感器，耦合至所述第一电感器和第二电感器的第一电容器，耦合至所述第二电感器和第三电感器的第二电容器，耦合至所述第三电感器和第四电感器的第三电容器，以及耦合至所述第四电感器和第一电感器的第四电容器。
26.根据权利要求19的电路，其中所述相位检测器电路使所述第三周期性信号取决于所述第一周期性信号和所述第二周期性信号的、引入约90度的相对相移的组合，以及其中所述相位检测器电路使所述第四周期性信号取决于所述第一周期性信号和所述第二周期性信号的、引入约270度的相对相移的组合。
27.根据权利要求19的电路，进一步包括 第一自混频器电路，包括第一混频器电路和第一低通滤波器电路，其中所述第一自混频器电路产生表示所述第三周期性信号的功率的第一功率信号； 第二自混频器电路，包括第二混频器电路和第二低通滤波器电路，其中所述第二自混频器电路产生表示所述第四周期性信号的功率的第二功率信号；以及 比较器电路，将所述第一功率信号和所述第二功率信号相比较以产生所述相位检测器电路的输出信号。
28.—种方法,包括 组合第一周期性信号和第二周期性信号，以产生基于所述第一周期性信号和所述第二周期性信号的第一函数的第三周期性信号和基于所述第一周期性信号和所述第二周期性信号的第二函数的第四周期性信号；以及 将所述第三周期性信号的功率的测量与所述第四周期性信号的功率的测量相比较，以产生基于所述第一周期性信号和所述第二周期性信号之间相位差中的改变而变化的相位比较信号。
29.根据权利要求28的方法，其中组合第一周期性信号和第二周期性信号以产生第三周期性信号和第四周期性信号进一步包括使用无源混合耦合器。
30.根据权利要求29的方法，其中所述无源混合耦合器包括以环形结构耦合的四条传输线。
31.根据权利要求29的方法，其中所述无源混合耦合器包括以环形结构耦合的第一电感器、第二电感器、第三电感器以及第四电感器。
32.根据权利要求28的方法，其中所述第二周期性信号由锁相环电路中的振荡器电路所产生。
33.根据权利要求28的方法，其中所述第二周期性信号为延迟锁定环路电路中的反馈信号。
34.根据权利要求28的方法，其中所述第一函数表达所述第一周期性信号和所述第二周期性信号之间的第一相对相移，并且其中所述第二函数表达所述第一周期性信号和所述第二周期性信号之间的第二相对相移。
35.一种方法,包括组合第一周期性信号和第二周期性信号，以产生基于所述第一周期性信号和所述第二周期性信号的第一函数的第三周期性信号和基于所述第一周期性信号和所述第二周期性信号的第二函数的第四周期性信号； 将所述第三周期性信号的功率的测量与所述第四周期性信号的功率的测量相比较，以产生基于所述第一周期性信号和所述第二周期性信号之间相位差中的改变而变化的相位比较信号；以及 使用环路电路基于所述相位比较信号改变所述第二周期性信号。
36.根据权利要求35的方法，其中使用环路电路基于所述相位比较信号来变化所述第二周期性信号进一步包括使用锁相环基于所述相位比较信号的改变来变化所述第二周期性信号。
37.根据权利要求35的方法，其中使用环路电路基于所述相位比较信号来变化所述第二周期性信号进一步包括使用延迟锁定环路基于所述相位比较信号的改变来变化所述第二周期性信号。
38.根据权利要求35的方法，进一步包括 产生表示所述第三周期性信号的功率的第一包络信号；以及 产生表示所述第四周期性信号的功率的第二包络信号，其中将所述第三周期性信号的功率的测量与所述第四周期性信号的功率的测量相比较以产生相位比较信号进一步包括将所述第一包络信号与所述第二包络信号相比较以产生所述相位比较信号。
39.根据权利要求35的方法，进一步包括 使用第一自混频器电路产生表示所述第三周期性信号的功率的第一功率信号；以及 使用第二自混频器电路产生表示所述第四周期性信号的功率的第二功率信号， 其中将所述第三周期性信号的功率的测量与所述第四周期性信号的功率的测量相比较以产生相位比较信号进一步包括将所述第一功率信号与所述第二功率信号相比较以产生所述相位比较信号。
全文摘要
相位检测器电路比较第一周期性输入信号和第二周期性输入信号的相位以产生输出信号。相位检测器包括形成第一周期性输入信号和第二周期性输入信号的两个不同组合以产生第三周期性信号和 第四周期性信号的电路。该电路使得表达第一相对相移的第三周期性信号取决于第一周期性信号和第二周期性信号的第一组合。该电路使得第四周期性信号取决于第一周期性信号和第二周期性信号的第二种组合以提供不同的相对相移。相位检测器还包括比较电路，比较电路比较第三周期性信号功率的测量和第四周期性信号功率的测量以产生相位比较输出信号。
文档编号H03L7/085GK102714499SQ201080062075
公开日2012年10月3日 申请日期2010年12月30日 优先权日2010年1月21日
发明者C·沃纳, F·阿扬法, 李海昌 申请人:拉姆伯斯公司