专利名称：连续测量的时间数字转换器的制作方法
技术领域：
本发明涉及将第一信号和第二信号或参考信号之间的频率差转换为数字信息。本发明尤其涉及在参考信 号的周期内的第一信号的周期数或周波数的小数部分的测量。
背景技术：
许多电子装置，例如移动电话或电脑，利用至少一个周期数字信号发生器。该数字信号通常由方形脉冲组成。例如为了监控该数字信号相对于目标值的频率，测量脉冲频率经常是有用的，从而可以进行修改以使该值更接近所述目标值。要做到这一点，第一步可以包括测量在已知频率的参考信号的周期内所包含的该数字信号中的脉冲数。为了提高精度，则期望测量该参考信号的同一周期期间的该脉冲数的小数部分。因此，需要测量该小数部分的部件，该部件消耗少量能量且仅略微地影响所测量的数字信号的频谱，同时为预期的应用提供足够的功能精度。
发明内容
本发明的第一方面提出一种用于确定数字信息项的时间数字转换方法，所述数字信息项对应于在第二信号的周期内包含的第一信号的周期数的小数部分。该方法包括以下步骤/I/相对于所述第一信号延迟所述第二信号，/2/确定第一数字信息项，所述第一数字信息项为所述小数部分的函数，/3/相对于所述第二信号延迟所述第一信号，/4/确定第二数字信息项，所述第二数字信息项为所述小数部分的函数，/5/根据在步骤/2/和步骤/4/期间所获得的所述第一数字信息项和第二数字信息项，计算与所述小数部分对应的所述数字信息项；其中，将所述第二信号延迟第一时延，将所述第一信号延迟第二时延，第一时延大于第二时延；在步骤/5/之前，将步骤/I/、步骤/2/、步骤/3/、步骤/4/重复至少一次，第一时延小于第二时延。并行地，该方法允许使用于计算小数部分的测量值增加。然而，在第二信号的同一周期内，增大第二信号和第一信号之间的时移允许提高小数部分的测量精度，尤其因为这使得能够确定更多的数字信息项，该数字信息项为小数部分的函数。第二方面提出一种计算机程序，该计算机程序包括用以在处理器执行所述程序时实现如第一方面所述的方法的指令。第三方面提出一种时间数字转换装置，所述装置包括用以接收第一信号和第二信号的第一连接部件和用以传递在所述第二信号的周期内包含的所述第一信号的周期数的小数部分的输出端。所述装置还包括计时和比较部件，所述计时和比较部件用于实现以下处理/a/相对于所述第一信号延迟所述第二信号，/b/测量第一数字信息项，所述第一数字信息项为所述小数部分的函数，/c/相对于所述第二信号延迟所述第一信号，/d/测量第二数字信息项，所述第二数字信息项为所述小数部分的函数；处理序列/a/、M、/c/和/d/被重复至少一次； 所述装置还包括第一游标延时单元，所述第一游标延时单元包括第一延时线和第二延时线，所述第一延时线所引入的时延大于所述第二延时线所引入的时延；以及第二游标延时单元，所述第二游标延时单元包括第二游标延时线，所述第二游标延时线包括第一延时线和第二延时线，所述第一延时线所引入的时延小于所述第二延时线所引入的时延；第一游标延时单元和所述第二游标延时单元串联连接。该装置包括连接至所述计时和比较部件的计算部件，以便根据所述第一数字信息项和所述第二数字信息项确定与所述小数部分对应的数字信息项。特别地，所述计时和比较部件可以用于将处理序列/a/、/b/、/c/和/d/重复至少一次。通过交替地将第二信号和第一信号相对于彼此延迟，该装置限制了功率损耗的尖峰。此外，小数部分的计算精度取决于这样的精度利用该精度，可以知道信号间实际引入的偏移值。时移通常由多个基于晶体管的延时电路所实现的一系列时钟产生。可通过增加每个延时电路单独引入的延时的时间段来增加时移。然而，通过前述的可能性所获得的益处被所引入的每个时延的时间段的精度降低所抵消。还可通过增加延时电路的数量来实现增加时移。然而，电路的数量越大，在同一测量的参考周期内的功率损耗增长就越多。功率损耗的增长还伴随有频谱干扰(尤其是在高频或低频中的伪线)。特别地，当延时电路具有相等的时延时，该装置允许增加测量次数。在根据第三方面的装置中，为了满足其它需要，所述计时和比较部件可以包括至少一个接收第二信号和第一信号的游标延时单元。则每个游标延时单元包括 第一延时线，所述第一延时线连接至所述第一连接部件，以便接收所述第二信号或所述第一信号，所述第一延时线包括第一整数个计时器，每个计时器将通过其的信号延迟第一时间段， 第二延时线，所述第二延时线连接至所述第一连接部件，以便接收所述第二信号或所述第一信号，所述第二延时线包括相同的第一整数个计时器，每个计时器将通过其的信号延迟第二时间段， 采样单元，所述采样单元包括锁存器，所述锁存器用于采样所述第一信号，以便获得数字信息项，所述数字信息项为所述小数部分的函数。特别地，根据第三方面的装置可以包括计时和比较部件，所述计时和比较部件包括至少两个串联连接的游标延时单元。或者，第三方面的装置可以包括计时和比较部件，所述计时和比较部件包括单个游标延时单元。则该装置包括开关部件，所述开关部件用于每次在所述第二信号的所确定的周期内，在以下方式之间交替变化
将所述第二信号导引至所述第一延时线并将所述第一信号导引至所述第二延时线；或者 将所述第二信号导引至所述第二延时线并将所述第一信号导引至所述第一延时线。因为使用单个游标延时单元，所以本实施方式减小了生产该装置所需的硅表面积。或者，根据第三方面的装置可以包括计时和比较部件，所述计时和比较部件包括串联连接的第一游标延时单元和第二游标延时单元，该装置包括开关和计时部件，所述开关和计时部件用于 将延迟第三时间段的所述第二信号导引至所述第一游标延时单元的所述第一延时线，和 将延迟第四时间段的所述第一信号导引至所述第一游标延时单元的所述第二延时线。本实施方式限制了会给小数部分的计算精度造成不利影响的亚稳定状态-不稳定状态。在第四方面中，提出一种数字锁相环(或数字PLL)，该数字锁相环用于传递由设定点信号控制频率的第一信号。该数字PLL包括根据第三方面的时间数字转换装置，以便确定在第二信号的周期内包含的所述第一信号的周期数的小数部分。第五方面提出一种便携式电子装置，该便携式电子装置包括根据第四方面的数字锁相环。
通过阅读以下描述，本发明的其它特征和优势将变得明显。该描述仅为说明性的且将参照附图阅读该描述，附图中-图I为根据一个实施方式的游标延时单元的示意图；-图2为示出在工作期间经过游标延时单元的主信号的时序图；-图3为时间数字转换器的第一实施方式的示意图；-图4为时间数字转换器的第二实施方式的示意图；-图5为时间数字转换器的第三实施方式的示意图；-图6为包括时间数字转换器的数字锁相环的示意图；-图7为根据一个实施方式的无线电通信发射器/接收器的示意图；-图8为根据一个实施方式的时间数字转换器的流程图。
具体实施例方式在以下部分中，仅为了说明性目的而观察图I中所示的游标延时单元10。游标延时单元10包括用于接收频率F1的第一数字信号S1的第一输入端12。游标延时单元10包括用于接收频率F2的第二数字信号S2的第二输入端14。游标延时单元10包括传递第三信号S3的第一输出端16、传递第四信号S4的第二输出端18和传递数字字W的第三输出端20。游标延时单元10包括第一延时线22和第二延时线24。第一延时线22包括整数N个计时器T，每个计时器T允许将第一信号S1延迟时间段Tltj第二延时线24包括相同整数N个计时器T2，每个计时器T2允许将第二信号S2延迟时间段t2。在图I的示例中，为了清楚起见，在第一延时线22上示出点A、点B、点C、点D和点E。点A对应于第一输入端12，而点E对应于第一输出端16。第一计时器T1布置在点A和点B之间,第二计时器T2在点B和点C之间，第三计时器T3在点C和点D之间，以及第四计时器T4在点D和点E之间。类似地，在第二延时线24上示 出点A’、点B’、点C’、点D’和点E’。点A’对应于第二输入端14，而点E’对应于第二输出端18。第一计时器T’ :布置在点A’和点B’之间，第二计时器T’ 2在点B’和点C’之间，第三计时器T’ 3在点C’和点D’之间，以及第四计时器T’ 4在点D’和点E’之间。游标延时单元10包括采样单元26，采样单元26包括锁存器D。每个锁存器D用于在第一输入端上接收第一信号S1和在第二输入端上接收第二信号S2,并在检测到第二信号S2中的上升沿之后，在输出端Q上传递第一信号S1的二进制值。因此，每个锁存器D允许通过第二信号S2采样第一信号Sp在采样单元26中，将锁存器D布置成使得，在将每个新时延同时引入第一信号S1和第二信号S2之前和之后，在输出端Q上获得二进制值W。在图I的示例中，采样单元26包括 第一锁存器D1,第一锁存器D1在其输出端Q上传递二进制值W1,且其第一输入端连接至点A，第二输入端连接至点A’， 第二锁存器D2,第二锁存器D2在其输出端Q上传递二进制值w2，且其第一输入端连接至点B，第二输入端连接至点B’， 第三锁存器D3,第三锁存器D3在其输出端Q上传递二进制值w3，且其第一输入端连接至点C，第二输入端连接至点C’， 第四锁存器D4,第四锁存器D4在其输出端Q上传递二进制值w4，且其第一输入端连接至点D，第二输入端连接至点D’， 第五锁存器D5,第五锁存器D5在其输出端Q上传递二进制值W5,且其第一输入端连接至点E，第二输入端连接至点E’。采样单元26包括N+1个锁存器D。因此，采样单元26在第三输出端20上所传递的字W等于来自每个锁存器D的输出端Q的二进制值的序列所形成的字。在图I的示例中，5位的字W等于W1W2W3W4W5O图2示出时序图，在本时序图中示出周期$ 的第一信号S1和周期乙=+的第
二信号S2。尤其注意，可将周期T1表示为T2=T1X (a+b)，其中，a为整数，b为严格地在0和I之间的实数。因此，可将周期T2表示为周期T1的倍数加上周期T1的一部分。在工作期间，采样单元26接收第一信号S1和第二信号S2，且传递 在第一输出端16上,延迟NX T丨的第一信号S1, 在第二输出端18上，延迟NXt2的第二信号S2, 在第三输出端20上，相应的字W。图3示出时间数字转换器100的第一实施方式。转换器100包括 第一连接部件110，其用以接收频率Ftjut的输出信号Swt， 第二连接部件120，其用以接收频率Fref的参考信号SMf，
至少两个游标延时单元10，形成一系列串联连接的游标延时单元10， 计算部件130，其连接至每个游标延时单元10的输出端20， 输出端150，用以在参考信号Sref的每个周期中传递输出信号Swt的周期数的小数部分。在图3的示例中，转换器100包括三个串联连接的游标延时单元，分别标记为VI、V2和V3，其分别传递字W1、W2和W3。游标延时单元Vl的第一输入端12连接至转换器100的第一连接部件110。游标延时单元Vl的第二输入端14连接至转换器100的第二连接部件120。每个不位于链路端部的游标延时单元(在图3的示例中为V2)的第一输出端连接至链路中下一个游标延时单元的第一输入端，且其第二输出端连接至链路中该下一个游标延时单元的第二输入端。因此，输出信号Swt和参考信号SMf穿过游标延时单元的链路。在图3所示的具体情况中，链路的每个游标延时单元包括相同数量N的计时器T和锁存器D。布 置链路以连续地包括 游标延时单元，对于该游标延时单元，第一延时线22所引入的时延T1大于第二延时线24所引入的时延t2; 游标延时单元，对于该游标延时单元，第一延时线22所引入的时延T1小于第二延时线24所引入的时延t2。因此，在图3的示例中，如果表示游标延时单元V1、V2、V3的第一
延时线22所引入的相应的时延T i，且T:1 T1、rp表示游标延时单元VI、V2、V3的第二延时线24所引入的相应的时延T 2，则可以写成以下数学关系式Tvi > TV] ,rf2 < Tv2 ,Tr3 > Tr3。
2I12I因此，链路的游标延时单元将在相对于输出信号Stjut延迟参考信号SMf和相对于参考信号Sraf延迟输出信号Srat之间交替变化。在一个实施方式中,选择时延！^和T2，使
夕_ rP3 闩V2 F3
WrI — t2 - rI -B-T2 = T1 = T2 0或者，链路中的每个游标延时单元可以包括不同数量N的计时器T和锁存器D。于是将链路布置成使得，当考虑两个直接相邻的游标延时单元的几个对时，每对游标延时单元中的一个游标延时单元中的信号传输时间补偿该组内另一游标延时单元所引入的传输时间。例如，考虑到包括配备有数量Nvi个计时器T的游标延时单元Vl和配备有数量Nv2个计时器T的游标延时单元V2的一对游标延时单元满足以下数学表达式NviJj1:1 - r:.1) = Nv2Xtl2 — tI 2)连接至每个游标延时单元的第三输出端20的计算部件130用于根据字W，计算参考信号SMf的每个周期中的输出信号Stjut的周期数的小数部分。具体地，可通过计算每个字W所对应的小数部分b的平均值获得该小数部分。或者，也可通过向针对小数部分b所获得的不同值应用高斯滤波而获得该小数部分。在< =<2 = tP&tP = T； = 的特殊情况中，除了主要因游标延时单元的锁存器的亚稳定状态-不稳定状态和延迟不配对而产生的小误差之外，从字Wl、W2和W3所获得的小数部分b的值是相同的。对于链路中顺序位置为奇数的游标延时单元(在图3的示例中，这对应于游标延时单元Vl和V3)，可通过应用关系式
权利要求
1.一种用于确定数字信息项的时间数字转换方法，所述数字信息项对应于第二信号(Sref)的周期内所包含的第一信号(Srat)的周期数的小数部分(b)，其中，该方法包括以下步骤 /I/相对于所述第一信号(Srat)延迟所述第二信号(Sraf), /2/确定第一数字信息项(W),所述第一数字信息项(W)为所述小数部分(b)的函数， /3/相对于所述第二信号(SMf)延迟所述第一信号(Stjut), /4/确定第二数字信息项(W),所述第二数字信息项(W)为所述小数部分(b)的函数，/5/根据在步骤/2/和步骤/4/期间所获得的所述第一数字信息项(W)和所述第二数字信息项(W)计算所述小数部分(b)所对应的所述数字信息项； 其中，将所述第二信号延迟时延(T1),将所述第一信号延迟时延(12)，所述第二信号延迟的时延(T1)大于所述第一信号延迟的时延(T2); 在步骤/5/之前，将步骤/I/、步骤/2/、步骤/3/、步骤/4/重复至少一次，所述第二信号延迟的时延(T1)小于所述第一信号延迟的时延(T2X
2.一种计算机程序，包括用以在处理器执行所述程序时实现如权利要求I所述的方法的指令。
3.一种时间数字转换装置，所述装置包括用以接收第一信号(Stjut)和第二信号(Sref)的第一连接部件(110、120)和用以传递数字信息项的输出端(150)，所述数字信息项对应于所述第二信号(SMf)的周期内所包含的所述第一信号(Stjut)的周期数的小数部分(b)，其中，所述装置还包括计时和比较部件，所述计时和比较部件用于实现以下处理 /a/相对于所述第一信号(Srat)延迟所述第二信号(Sraf), /b/测量第一数字信息项(W)，所述第一数字信息项(W)为所述小数部分(b)的函数， /c/相对于所述第二信号(SMf)延迟所述第一信号(Stjut), /d/测量第二数字信息项(W)，所述第二数字信息项(W)为所述小数部分(b)的函数，所述装置包括连接至所述计时和比较部件的计算部件(130)，以便根据所述第一数字信息项(W)和所述第二数字信息项(W)确定所述小数部分(b)所对应的所述数字信息项；处理序列/a/、/b/、/c/和/d/被重复至少一次； 所述装置还包括第一游标延时单元，所述第一游标延时单元包括第一延时线和第二延时线，由所述第一延时线引入的时延大于由所述第二延时线引入的时延；以及第二游标延时单元，所述第二游标延时单元包括第二游标延时线，所述第二游标延时线包括第一延时线和第二延时线，由所述第一延时线引入的时延小于由所述第二延时线引入的时延；所述第一游标延时单元和所述第二游标延时单元串联连接。
4.如权利要求3所述的装置，其中，所述计时和比较部件用于将所述处理序列/a/、/b/、/c/和/d/重复至少一次。
5.如权利要求3或4所述的装置，其中，所述计时和比较部件包括至少一个接收所述第二信号(SMf)和所述第一信号(Swt)的游标延时单元(10)，每个游标延时单元(10)包括 第一延时线(22)，所述第一延时线(22)连接至所述第一连接部件(110、120)，以便接收所述第二信号(Sref)或所述第一信号(Srat),所述第一延时线(22)包括第一整数(N)个计时器(T)，每个计时器(T)将通过其的信号延迟第一时间段(T1), 第二延时线(24)，所述第二延时线(24)连接至所述第一连接部件(110、120)，以便接收所述第二信号(SMf)或所述第一信号(S-)，所述第二延时线(24)包括相同的第一整数(N)个计时器(T)，每个计时器(T)将通过其的信号延迟第二时间段(T 2)， 采样单元(26)，所述采样单元包括锁存器(D)，所述锁存器用于采样所述第一信号(Sout),以便获得数字信息项(W)，所述数字信息项(W)为所述小数部分(b)的函数。
6.如权利要求5所述的装置，其中，所述计时和比较部件包括至少两个串联连接的游标延时单元(10)。
7.如权利要求5所述的装置，其中，所述计时和比较部件包括单个游标延时单元(10)，所述装置包括开关部件(200、210、220、230、240)，所述开关部件用于每次针对所述第二信号的确定周期，在以下方式之间交替 将所述第二信号(Sref)导引至所述第一延时线(22)，并将所述第一信号(Swt)导引至所述第二延时线(24);或者 将所述第二信号(Sref)导引至所述第二延时线(24)，并将所述第一信号(Swt)导引至所述第一延时线(22)。
8.如权利要求5所述的装置，其中，所述计时和比较部件包括串联连接的第一游标延时单元(10)和第二游标延时单元(10)，所述装置包括开关和计时部件(300、310、320、330、340、350、360、370)，所述开关和计时部件用于 将延迟了第三时间段(T3)的所述第二信号(Sm)导引至所述第一游标延时单元的所述第一延时线(22)，和 将延迟了第四时间段(T4)的所述第一信号(Srat)导引至所述第一游标延时单元的所述第二延时线(24)。
9.一种数字锁相环，用于传递由设定点信号控制频率(Fwt)的第一信号(S-)，所述数字锁相环包括如权利要求3到8中任一项所述的时间数字转换装置(100)，以便确定在第二信号(SMf)的周期内所包含的所述第一信号(Swt)的周期数的小数部分(f’ cycle).
10.一种电子便携式装置，包括如权利要求9所述的数字锁相环。
全文摘要
本发明涉及将第一信号和第二信号之间的时间差转换为数字信息。具体地，为了确定在第二信号的周期内的第一信号的周期数的小数部分，交替地执行以下步骤/1/相对于所述第一信号延迟所述第二信号，且确定第一数字信息项，所述第一数字信息项为所述小数部分的函数；/2/相对于所述第二信号延迟所述第一信号，且确定第二数字信息项，所述第二数字信息项为所述小数部分的函数。然后根据先前所获得的第一数字信息项和第二数字信息项计算所述小数部分。
文档编号H03K5/159GK102754344SQ201080061324
公开日2012年10月24日 申请日期2010年11月12日 优先权日2009年11月13日
发明者塞巴斯蒂安·里厄邦 申请人:意法爱立信有限公司