数字时间转换器杂散抑制的制作方法
【技术领域】
[0001]本申请涉及数字时间转换器。
【背景技术】
[0002]数字时间转换器(digital-to-timer converter，DTC)被计划引入蜂窝式无线电路。通过无需使每个发送和接收频率都需要本地振荡器，DTC能够为宽带LTE (LTE-A)、多输入多输出(MHTO)上行链路、带间和非毗邻的带内载波聚合简化无线架构。DTC常常可包括多个级以提供所期望的频率或所期望的相位调制。一些级可包括用以提供输出相位信号的插值器(interpolator)电路，其中该输出相位信号与由DTC的上游级生成的时间偏移信号有关。在某些情况下，DTC的处理路径特性可能因为频率相关电路噪声中的向上变频而导致显著的频率杂散(spur)。
【附图说明】
[0003]本文的附图不一定按照比例绘制，其中相似的标号可能在不同的图中描述类似的组件。具有不同的字母后缀的相似的标号可表示类似的组件的不同的实例。附图大体上通过示例的方式而非限制的方式说明本文件中所讨论的各实施例。
[0004]图1大体上示出了示例性的基于DTC的架构；
[0005]图2大体上示出了示例性的基于多DTC的架构的一部分；
[0006]图3大体上示出了本地振荡器和示例DTC ；
[0007]图4大体上示出了用于抑制DTC的杂散噪声的示例方法的流程图。
【具体实施方式】
[0008]数字极坐标发射机(DPTX)架构对现代无线电来说是非常有吸引力的，这是因为这类架构相较于常规模拟架构能够提供改善的面积和功率消耗特性。数字时间转换器(DTC)是DPTX的某些示例的组件，这些示例能够用发射信号的相位信息调制本地振荡器载波。一种示例DTC架构可以被分成粗相位部分和精细相位部分。其他示例DTC架构可包括具有多路复用器相位选择的静态分频器(divider)或用于粗相位部分的多模分频器。在某些示例中，DTC的细粒度控制可包括数字控制的边缘插值器(DCEI)拓扑结构。DTC的杂散频率性能可以是一项表明基于DTC的本地振荡器的鲁棒性的要求。发明人认识到一类杂散可能是由相关电路噪声在频率上向上变频导致的。这类向上变频可能由输入边缘造成，这些输入边缘循环地采取与它们通过DTC的各个级传播的路径相同的路径。例如，如果通过对从第一级到第二级的两个经过粗分离的边缘中的一个进行周期性的复用来生成L0信号，则由于每条MUX路径的相关噪声，L0信号上的边缘抖动(jitter)可以是周期性的。相关噪声的周期性质可能根据周期选择的时期导致噪声的向上变频，并且可被认为是频域中的杂散。应当注意的是，噪声引起的杂散通常不会在使用基于DTC的相位调制路径的极坐标发射机中大量出现，这是由于DTC内的级是根据相位调制数据选择的，该相位调制数据通常不是周期性的。
[0009]图1大体上示出了示例性的基于DTC的架构100。所示的基于DTC的架构是针对示例性的发射机无线电路示出的。应当理解的是DTC还可被用在接收机无线电路中用以提供所期望的接收机无线频率。在某些示例中，基于DTC的架构100可包括处理器101、本地振荡器102、DTC 103、用于DTC 103的预处理器104、功率放大器105和天线106。在某些示例中，处理器101可包括诸如用于移动电子设备的基带处理器、数字信号处理器(DSP)或Cordic转换器，以提供表示数字传输数据的幅度调制和相位调制信息。在某些示例中，架构100的一些已知的非线性度可使用用于DTC的预处理器104而被补偿。在一些示例中，预处理器104可从处理器101接收相位调制信息。在一些示例中，预处理器104可接收用于提供所期望的无线频率的相位包络(ramp)信息(Ψ)。在某些示例中，预处理器104可调整或校正所接收的处理器信息以提供校正后的信息(Ψ.)来补偿DTC 103的至少部分非线性度。在某些示例中，DTC 103可从本地振荡器102接收基准时钟信息并从预处理器104接收校正后的处理器信息(Ψ。.)。DTC 103可通过使用本地振荡器102和校正后的处理器信息(Ψ.)提供处于所期望的频率的输出信号(DTC.)。对于发射机示例来说，功率放大器105可混合输出信号(DTC.)和数据信息以提供发射信号。天线106可以广播该发射信号以由第二设备接收。在某些示例中，DTC 103可被分成级107、108，这些级依次提供越来越精细的相位延迟。
[0010]在某些示例中，能够在多个不同的频率上发送或接收信息的无线电路可包括单个本地振荡器和多个DTC，其中每个DTC能够生成具有所期望的频率的基准信号，该频率是多个频率中的一个。然后，每个基准信号能够被用于通过使用所期望的频率发送或接收信息。这种无线电路通过使用单个振荡器生成多个频率可提供显著的功率节省和实体空间效率。改进的性能能够在多频应用中实现，在多频率应用中多个频率可被选择以避免彼此的边频或谐波。
[0011]图2大体上示出了示例性的基于多DTC的架构的一部分。在某些示例中，例如对于ΜΜ0系统，单个本地振荡器202可与附加的DTC(DTC0、DTC1、…、DTCN) —起使用以提供附加的信道频率(RF0、RF1、…、RFN)。与该架构相关联的处理器可向每个DTC提供相位包络信息(Ψ^Ψρ…、ΨΝ)。相位包络信息(Ψ^Ψ^…、ΨΝ)使每个DTC能够提供所期望的无线频率，其中在大部分情况下，所期望的无线频率与本地振荡器的频率不同。
[0012]除了意识到能够减少基于DTC的本地振荡器的杂散频率性能的情况，发明人还意识到了插值器解决方案，该方案保证了本地振荡器的边缘抖动能够源于不同的电路组件，从而打破噪声的周期性，其中噪声的周期性可能向上变频以导致显著的频率杂散。
[0013]图3大体上示出了本地振荡器302和示例DTC 303。在某些示例中，DTC 303可从本地振荡器302接收基准频率信息(诸如具有第一频率的振荡器信号)，并且能够提供具有第二频率的输出信号(RF)。在某些示例中，第二频率与第一频率不同，并且第二频率能够被用于发送或接收无线通信信号。在一些示例中，诸如移动通信设备之类的通信设备可以包括多于一个的示例DTC 303以提供或接收多个无线射频信号，而无需给移动通信设备的每个频带设置本地振荡器。再次参阅图3，在某些示例中，DTC 303可包括一个或多个延迟级307、308a、308b和选择逻辑310。在一些示例中，这一个或多个延迟级307、308 A、3088可包括延迟元件、分频器、插值器或它们的组合。延迟级307、308a、308b可从上游级接收基准频率信息或信号并且可提供所接收的信号的经延迟的表现形式。
[0014]在某些示例中，选择逻辑310可接收频率定位点信息，用于提供例如上面所讨论的第二频率。在一些示例中，频率定位点信息可以是代码的形式并且有时可被称作相位包络或相位包络信息(Ψ)。在某些示例中，选择逻辑310可控制DTC 303的每个级以在DTC的输出处提供信号(RF)，该信号具有通过使用频率定位点信息所选择的频率。在一些示例中，选择逻辑310可选择DTC的一个或多个级的适当的延迟，以提供通过使用频率包络信息(Ψ)所选择的频率。在某些示例中，频率包络信息(Ψ)可采用代码的形式。具体代码可与级的具体延迟相关联。在某些示例中，DTC 303的级可包括冗余延迟路径308A、308B并且选择逻辑310可对具体代码遵循和使用不同的延迟路径以提供与该代码相关联的延迟，而打破可能导致相关噪声的向上变频的任何周期性，其中该噪声是通过对代码的每次出现使用单一路径而可能生成的。在一些示例中，级可以包括具有第一组组件的第一延迟路径308a和具有第二组组件的第二延迟路径308b。第一延迟路径308八和第二延迟路径308 B中的每一个均能够提供大体上相同的延迟。在一些示例中，第二延迟路径或级308B可以是第一延迟路径或级308八的复制品，反之亦然。在一种示例中，选择逻辑310可以在第一时刻接收特定代码时选择第一延迟路径或级308a，并可以在第二时刻接收该特定代码时选择第二延迟路径或级308b。发明人已经认识到在先后接收特定代码时，通过对该代码使用不同的延迟路径的模式，可以防止相关的噪声向上变频并且DTC的杂散频率性能可以更具鲁棒性。
[0015]在某些示例中，在DTC级的这些交替延迟路径308A、308B之间的差可以是极小的，以使得这种修改形式相较于没有冗余延迟路径的DTC而言仅给DTC 303造成了很小的尺寸增加。在某些情况下，此修改形式可利用DTC管芯上已有的备用或额外的电路组件来实现。例如，在一个延迟路径和替代的延迟路径之间的差异可以是使用了并联耦合的一个冗余延迟元件，诸如开关或多路复用器。在某些示例中，第一延迟路径308A可包括第一复用器，第一复用器具有被耦合至选择逻辑310的控制节点，并且第二延迟路径30&可包括第二复用器，第二复用器具有被耦合至选择逻辑310的控制节点。选择逻辑310可控制第一和第二多路复用器中每一