专利名称：一种有源rc滤波器的频率校准电路的制作方法
技术领域：
本发明涉及一种频率校准电路，特别涉及一种有源RC滤波器的频率校准电路。
背景技术：
现有的有源RC滤波器中，由于片上电容随着工艺、温度等的变化，会导致有源RC 滤波器的截止频率的漂移，因此有必要对有源RC滤波器的截止频率进行校准，以得到所需要的截止频率。
发明内容
本发明的目的是实现一种能够适用于有源RC滤波器的频率自动校准电路。为了实现本发明的发明目的，通过采用如下技术方案来实现
一种有源RC滤波器的频率校准电路，包括模拟部分的电容阵列充放电电路模块、电压窗口比较电路模块和数字部分的电容阵列控制信号反馈电路模块，其中电容阵列充放电电路模块中的电容阵列完全复制有源RC滤波器中的电容阵列，其容值跟踪有源RC滤波器中电容阵列容值的变化，且两者具有相同的控制信号，通过电容阵列充放电电路模块得到的电压，与期望的电压窗口比较电路模块中的电压进行比较，再将电压比较得到的信号输出到电容阵列控制信号反馈电路模块，通过数字部分对电压比较信号的处理，与模拟部分形成反馈，来得到电容阵列的控制信号，进而去调整有源RC滤波器中的电容阵列的电容值， 实现对有源RC滤波器主体电路频率响应的调整。所述电容阵列充放电电路模块包括电容阵列、传输门、尾电流源It、NMOS开关管 Ml和NMOS开关管M2，其中电容阵列的正端连接电源线，并具有容值控制字S<3>、S<2>、 S<1>、S<0> ；尾电流源It负端接地；NMOS开关管Ml和NMOS开关管M2的源极相连，并与尾电流源It的正端相连，NMOS开关管Ml的栅极连接时钟信号SW2的反向时钟SW2_B，其漏极连接电源线，NMOS开关管M2的栅极连接时钟信号SW2，漏极连接所述电容阵列的负端Vcap ； 传输门的导通或关断由时钟信号SWl以及其反向时钟SW1_B来决定，其正端连接电源线，负端连接所述电容阵列的负端Vcap。所述电压窗口比较电路模块包括第一比较器C0MP1、第二比较器C0MP2、第一 D触发器DFF1、第二 D触发器DFF2，其中第一比较器COMPl具有正输入端和负输入端，正输入端与所述电容阵列的负端Vcap相连，所述负输入端与参考电压VREF_H电相连；第二比较器 C0MP2具有正输入端和负输入端，正输入端与所述电容阵列的负端Vcap相连，所述负输入端与参考电压VREF_L电相连；第一 D触发器DFFl具有数据输入端和时钟输入端，时钟输入端与第一比较器COMPl的输出相连，时钟输入端为时钟信号SW3的反向时钟SW3_B ；第二 D 触发器DFF2具有数据输入端和时钟输入端，时钟输入端与第二比较器C0MP2的输出相连， 时钟输入端为时钟信号SW3的反向时钟SW3_B。所述电容阵列控制信号反馈电路模块包括同或门XNOR和数字编码，其中同或门 XNOR具有正端输入和负端输入，正端输入接收来自第一 D触发器DFFl的Q端输出信号VH_OUT,负端输入接收来自第二 D触发器DFF2的Q端输出信号VL_0UT ；数字编码具有三个输入端口，其中VIN端口接收来自第一 D触发器DFFl的Q端输出信号VH_0UT，LOCK端口连接到同或门XNOR的输出端，SW4为时钟端，数字编码部分的输出S<3>、S<2>、S<1>、S<0>送到电容阵列的相应控制字端。本发明的有益效果在于克服了有源RC滤波器电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化，防止了有源RC滤波器的截止频率的漂移对电路的影响。
图1是本发明有源RC滤波器的频率校准电路结构示意图； 图2是本发明有源RC滤波器的频率校准电路时钟分布图3是本发明有源RC滤波器的频率校准电路工作流程图。其中，图1至图3的符号说明如下
1、电容阵列充放电电路模块，11、电容阵列，12、传输门，13、NM0S开关管Ml，14,NMOS开关管M2，15、尾电流源It，2、电压窗口比较电路模块，21、第一比较器COMPl，22、第二比较器 C0MP2，23、第一 D触发器DFF1，M、第二 D触发器DFF2，3、电容阵列控制信号反馈电路模块， 31、数字编码，32、同或门XN0R。
具体实施例方式如图1所示，是本发明有源RC滤波器的频率校准电路结构示意图。其结构包括模拟部分的电容阵列充放电电路模块1、电压窗口比较电路模块2和数字部分的电容阵列控制信号反馈电路模块3。所述电容阵列充放电电路模块1包括电容阵列11、传输门12、NMOS开关管M113、 NMOS开关管M214、尾电流源Itl5，其中电容阵列11的正端连接电源线，并具有容值控制字 S<3>、S<2>、S<1>、S<0> ；尾电流源Itl5负端接地；NMOS开关管M113和NMOS开关管M214的源极相连，并与尾电流源It 15的正端相连，NMOS开关管Ml 13的栅极连接时钟信号SW2的反向时钟SW2_B，其漏极连接电源线，NMOS开关管M214的栅极连接时钟信号SW2，漏极连接所述电容阵列11的负端Vcap ；传输门12的导通或关断由时钟信号SWl以及其反向时钟SW1_ B来决定，其正端连接电源线，负端连接所述电容阵列11的负端Vcap。所述电压窗口比较电路模块包括第一比较器C0MP121、第二比较器C0MP222、第一 D触发器DFF123、第二 D触发器DFF224，其中第一比较器C0MP121具有正输入端和负输入端，正输入端与所述电容阵列11的负端Vcap相连，所述负输入端与参考电压VREF_H电相连；第二比较器C0MP222具有正输入端和负输入端，正输入端与所述电容阵列11的负端 Vcap相连，所述负输入端与参考电压VREF_L电相连；第一 D触发器DFF123具有数据输入端和时钟输入端，时钟输入端与第一比较器C0MP121的输出相连，时钟输入端为时钟信号SW3 的反向时钟SW3_B ；第二 D触发器DFF2M具有数据输入端和时钟输入端，时钟输入端与第二比较器C0MP222的输出相连，时钟输入端为时钟信号SW3的反向时钟SW3_B。所述电容阵列控制信号反馈电路模块3包括同或门XN0R32和数字编码31，其中同或门XN0R32具有正端输入和负端输入，正端输入接收来自第一 D触发器DFF123的Q端输出信号VH_0UT，负端输入接收来自第二 D触发器DFF224的Q端输出信号VL_0UT ；数字编码31具有三个输入端口，其中VIN端口接收来自第一 D触发器DFF123的Q端输出信号 VH_0UT, LOCK端口连接到同或门XN0R32的输出端，SW4为时钟端，数字编码31部分的输出 S<3>、S<2>、S<1>、S<0>送到电容阵列11的相应控制字端。如图2所示，是本发明有源RC滤波器的频率校准电路时钟分布图。图1中的SWl/ SW1_B，SW2/SW2_B，SW3/SW3_B，SW4/SW4_B为一组时钟信号，其相位情况如图2所示，它们各自的占空比分别为1/5，2/5，2/5，1/5。时钟SW3落后时钟SW2，延时为D1，时钟SW4落后时钟SW3，延时为D2。时钟SW1/SW1_B为重置时钟，控制传输门，在SWl=I周期内将电容上存储的电压值上拉到电源电位。SW2=1为充电时钟周期，当SW2=1时，NMOS开关管M2导通，电容阵列下端的电压Vcap通过M2和尾电流源It进行放电，一直到SW3=1时钟周期，此时，SW2_B=1，NM0S开关管Ml导通，尾电流It通过Ml流入电源线VDDA，电容阵列下端Vcap 则不再放电，而且此时SW1=0，SW1_B=1，传输门截止，电容阵列下端Vcap电压不再有放电通路，因此在SW2=1周期截止后电容阵列下端Vcap电压保持不变，用于与参考电压窗口进行比较。参考电压窗口的设置与所需要的电容阵列值相对应，即在此参考电压窗口内，表示电容阵列整体电容值能够对应有源-RC滤波器的截止频率值。在SW3上升沿，D触发器采集前级比较器的输出信息，而D触发器的输出将送到数字电路部分进行判断处理，最终给出相应的动作。如图3所示，是本发明有源RC滤波器的频率校准电路工作流程图。具体的工作情况如下，在SW2=1周期截止后，如果电容阵列下端Vcap电压值处于参考电压窗口 VREF_ L和VREF_H之间时，电容阵列即可保持不变，表示此时的电容阵列容值能够得到需要的有源-RC滤波器截止频率，自动频率校准即可完成。而如果电容阵列下端Vcap电压值不在参考电压窗口 VREFJ^P VREF_H之间时，数字部分则需要根据模拟部分的输出信号，进行判断需要对电容阵列需要做何种调整，以使Vcap电压值在当前工艺和温度下能够保持在参考电压窗口内。模拟部分的输出VH_0UT和VL_0UT经同或门后得到LOCK信号，与VH_0UT信号一起送到数字模块中。前述Vcap电压值与参考电压窗口 VREF_L和VREF_H的比较存在三种情况，即 Vcap<VREF_L<VREF_H，VREF_L< Vcap<VREF_H, VREF_L <VREF_H< Vcap，使得 VH_ OUT和LOCK的值的组合也会出现三种情况，即VH_0UT=L，LOCK=H ；VH_0UT=L, LOCK=L以及 VH_0UT=H, L0CK=H。数字模块在时钟信号SW4的上升沿对VH_0UT和LOCK的值进行分析， 当LOCK=L时，可以认为此时电容阵列的容值能够得到合适的滤波器截止频率，即电容阵列的控制字S<3>，S<2>，S<1>，S<0>可保持当前状态，滤波器的自动频率校准完成。而当 LOCK=H时，存在两种情况，需要对电容阵列的控制字S<3>，S<2>，S<1>，S<0>进行调整。VH_ 0UT=L，意味着电容阵列由于受到工艺和温度漂移等的影响而表现出较小的容值，在时钟信号SW4上升沿时，增大一次电容阵列的控制字S<3>，S<2>，S<1>，S<0>来提高其容值，经过循环判断，最终Vcap电压值进入参考电压窗口内，LOCK=L,此时可停止增大S<3>，S<2>, S<1>, S<0>，表示此时滤波器的自动频率校准完成。而另一种情况VH_0UT=H时，意味着电容阵列由于受到工艺和温度漂移等的影响而表现出较大的容值，在时钟信号SW4出现上升沿时，减小一次电容阵列的控制字S<3>，S<2>，S<1>，S<0>来减小其容值，经过循环判断，最终 Vcap电压值进入参考电压窗口内，LOCK=L,此时可停止减小S<3>，S<2>，S<1>，S<0>，表示此时滤波器的自动频率校准完成。
权利要求
1.一种有源RC滤波器的频率校准电路，其特征在于包括模拟部分的电容阵列充放电电路模块(1)、电压窗口比较电路模块(2)和数字部分的电容阵列控制信号反馈电路模块 (3 )，其中电容阵列充放电电路模块(1)中的电容阵列(11)完全复制有源RC滤波器中的电容阵列，其容值跟踪有源RC滤波器中电容阵列容值的变化，且两者具有相同的控制信号， 通过电容阵列充放电电路模块(1)得到的电压，与期望的电压窗口比较电路模块(2)中的电压进行比较，再将电压比较得到的信号输出到电容阵列控制信号反馈电路模块(3)，通过数字部分的电容阵列控制信号反馈电路模块(3)对电压比较信号的处理，与模拟部分的电容阵列充放电电路模块(1)形成反馈，来得到电容阵列(11)的控制信号，进而去调整有源 RC滤波器中的电容阵列的电容值，实现对有源RC滤波器主体电路频率响应的调整。
2.如权利要求1所述的有源RC滤波器的频率校准电路，其特征在于所述电容阵列充放电电路模块(1)包括电容阵列(11)、传输门(12)、NMOS开关管Ml (13)、NMOS开关管M2 (14)、尾电流源It (15)，其中电容阵列(11)的正端连接电源线，并具有容值控制字S<3>、 S<2>、S<1>、S<0> ；尾电流源It (15)负端接地；NMOS开关管Ml (13)和NMOS开关管M2 (14) 的源极相连，并与尾电流源It (15)的正端相连，NMOS开关管Ml (13)的栅极连接时钟信号 SW2的反向时钟SW2_B，其漏极连接电源线，NMOS开关管M2 (14)的栅极连接时钟信号SW2， 漏极连接所述电容阵列(11)的负端Vcap ；传输门(12)的导通或关断由时钟信号SWl以及其反向时钟SW1_B来决定，其正端连接电源线，负端连接所述电容阵列(11)的负端Vcap。
3.如权利要求1所述的有源RC滤波器的频率校准电路，其特征在于所述电压窗口比较电路模块(2)包括第一比较器COMPl (21)、第二比较器C0MP2 (22)、第一 D触发器DFFl (23)、第二 D触发器DFF2 (M)，其中第一比较器COMPl (21)具有正输入端和负输入端，正输入端与所述电容阵列(11)的负端Vcap相连，所述负输入端与参考电压VREF_H电相连； 第二比较器C0MP2 (22)具有正输入端和负输入端，正输入端与所述电容阵列(11)的负端 Vcap相连，所述负输入端与参考电压VREF_L电相连；第一 D触发器DFFl (23)具有数据输入端和时钟输入端，时钟输入端与第一比较器COMPl (21)的输出相连，时钟输入端为时钟信号SW3的反向时钟SW3_B ；第二 D触发器DFF2 (24)具有数据输入端和时钟输入端，时钟输入端与第二比较器C0MP2 (22)的输出相连，时钟输入端为时钟信号SW3的反向时钟SW3_ B0
4.如权利要求1所述的有源RC滤波器的频率校准电路，其特征在于所述电容阵列控制信号反馈电路模块(3)包括同或门XNOR (32)和数字编码(31)，其中同或门XNOR (32) 具有正端输入和负端输入，正端输入接收来自第一 D触发器DFFl (23)的Q端输出信号VH_ OUT,负端输入接收来自第二 D触发器DFF2 (24)的Q端输出信号VL_0UT ；数字编码(31) 具有三个输入端口，其中VIN端口接收来自第一 D触发器DFFl (23)的Q端输出信号VH_ OUT, LOCK端口连接到同或门XNOR (32)的输出端，SW4为时钟端，数字编码(31)部分的输出S<3>、S<2>、S<1>、S<0>送到电容阵列(11)的相应控制字端。
全文摘要
本发明公开了一种有源RC滤波器的频率校准电路，包括模拟部分的电容阵列充放电电路模块、电压窗口比较电路模块和数字部分的电容阵列控制信号反馈电路模块。其中电容阵列充放电电路模块中的电容阵列完全复制有源RC滤波器中的电容阵列，通过其得到的电压，与期望的电压窗口比较电路模块中的电压进行比较，再将电压比较得到的信号输出到电容阵列控制信号反馈电路模块，通过其对电压比较信号的处理，与模拟部分形成反馈，来得到电容阵列的控制信号，进而去调整有源RC滤波器中的电容阵列的电容值，实现对有源RC滤波器主体电路频率响应的调整。其优点在于克服了有源RC滤波器电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化。
文档编号H03L1/00GK102324928SQ20111013384
公开日2012年1月18日 申请日期2011年5月23日 优先权日2011年5月23日
发明者尹莉 申请人:中科芯集成电路股份有限公司