专利名称：双模态δ-Δ模拟至数字转换器与其电路的制作方法
技术领域：
本发明涉及一种双模态S-A模拟至数字转换器(ADC)，尤其涉及一种用以操作在接收属于低中频及/或近零中频近零中频的双模态S-A模拟至数字转换器。
背景技术：
自1960年起，S-A模拟至数字转换器已广泛应用于电子工业上。该S-A技术具有吸引力是因为它藉由精确时间的控制而不需精确匹配芯片上组件，从而实现了高分辨率。因此，S-A技术是许多集成电路应用的技术其中之一的选择。一种基本的S-A模拟至数字转换器接收一模拟输入讯号且减去一个回馈讯号以提供一错误讯号。该错误讯号的处理是透过一低通滤波器然后经由量化以形成一数字输出讯号。此数字输出讯号回馈至数字至模拟转换器(Digital-to-Analog Converter,简称DAC)转换该回馈数字讯号输出至模拟讯号后，与前端接收模拟讯号相减。除了该回馈数字至模拟转换器，该基本S-A模拟至数字转换器可以传统的模拟组件实现，例如操作放大器、比较器及切换式电容滤波器等。由于集成电路频率速度允许采用较高取样率，因此一般6-A模拟至数字转换器通常可提供高分辨率。基本的S-A模拟至数字转换器藉由回馈技术把量化噪声移往高频段，因此能具有极高的讯号噪声比(Signal to Noise Ratio,简称SNR)，而该频带外的量化噪声亦可藉由传统的滤波技术来充分消除。参照美国专利US 5，461，381号，颁给Seaberg，其标题为“具有回馈补偿S-A模拟至数字转换器(Analog-to-Digital Converter,简称ADC)及其制作方法”。其揭示一6-A模拟至数字转换器包含一第一及第二积分器，一量化器连接至该第二积分器的一输出，及一回馈电路连接至该量化器的输出。为了避免经由实际电路组件的延迟影响，该回馈电路保持该回馈讯号至该第一积分器在一高阻抗态直到该量化器解析该第二积分器的输出。因此，该第一积分器避免了暂时加总可能不正确的回馈讯号。除此之外，该回馈电路也避免该第一积分器积分一输入讯号及该回馈讯号直到该回馈讯号被驱使修正至正确态以响应该量化器的输出。为了完成这些结果，该回馈电路是包含一补偿电路用以连续判断该量化器何时有解。参照美国专利US 6，225，928号，颁给Green，其标题为“复数带通调变器及方法使用于S -A模拟至数字转换器(ADC) ”。其揭示藉由提供一具有对组件匹配性不敏感的一交叉耦合离散时间复数回路滤波结构及藉由提供一简单架构以修正调变器不匹配的影响，一离散时间交叉耦合至复数旁通调变器以实现带通S-A转换。该复数个带通调变器包含一复数个非线性谐振器连结在一起并作为一线性复数操作器。每一谐振器将作为一线性复数操作器，当一虚数的输入讯号在一半样本区间被延迟及一虚数的输出讯号在一半样本区间被增强。此外，调配器不匹配导致降阶的影响是藉由数字调整实数及虚数路径的相关增益及调整实数及虚数输入讯号的相关增益而消除，而该实数及虚数路径系接在该模拟至数字转换器的输出之后。参照美国专利US 6，954，628号，颁给Minnis等人，其标题为“无线电接收器”。其揭示一无线电接收器架构于操作在低中频(Low intermediate frequency,简称LIF)及近零中频(Near Zero Intermediate Frequency,简称NZIF)模态,其具有在模态间模拟及数字回路的最大再利用性。该接收器包含一正交降转器以于一中频产生入相位(I)及正交(Q)讯号及一复数滤波器以消除镜像频率。在该低中频模态，该滤波器的输出(Q)的一端是未使用的，然而其它的(I)是藉由一非复数模拟至数字转换器被数字化，然后该数字讯号再经过数字滤波器处理，于是产生正交中频讯号。在该近零中频模态，利用两个非复数数字至模拟转换器平行进行数字化。，藉由进行频道过滤及非复数模拟至数字转换，届此可避免重复的回路及提供显著的节能。参照美国专利US 7，176,817号，颁给Jensen，其标题为“具有抖动的连续时间
6-A模拟至数字转换器”。其揭示一数字讯号处理及模拟回路的混合应用以减少残余噪声存在于连续时间S-A模拟至数字转换器。藉由特别添加一少量随机的噪声，去除来自输入讯号相关的量化噪声而不会显著降低讯号噪声比(SNR)特性。在每一个实施例中，数字回路利用来产生所需的随机性，去相关性及抖动的特殊频谱和简单的模拟回路区块以用来适度规画及内插该抖动讯号至连续时间S-A模拟至数字转换器回路。在该发明的一实施例中，随机噪声是被加入至该量化器输入，在该发明的另一实施例，一随机加入的小数量电流用以去除相关来自输入讯号的该量化噪声而维持原有的讯号噪声比。现今，蓝牙标准扩大了从高速至低耗电的应用领域。同时发展出不同的射频接收器的架构以达到该射频链路要求。然而设计工程师应提供不同设计以满足设计规格的多样性，这将非常耗时并失去赢得市场先机的时间点。例如，设计工程师应需要设计两个不同的模拟至数字转换器硬件来个别支持低中频及近零中频接收器所以，有必要提供一种双模态S-A模拟至数字转换器，只要一种硬件执行，即可实现低中频及近零中频接收器。
发明内容
本发明的主要目的即在于提供一种双模态S-A模拟至数字转换器(ADC)，只要一种硬件执行，即可实现于低中频及近零中频接收器。藉由切换“模态”组件于开或关，操作者将可轻易改变本发明所提供的模拟至数字转换器的状态；可以决定接收低中频(LIF)或近零中频(NZIF)讯号。为达上述目的，本发明提供一种双模态S-A模拟至数字转换器，其特征在于，包含第一切换电容式积分器，用于将一输入讯号及第一回馈讯号进行积分运算；第二切换电容式积分器，耦合至所述第一切换式容积分器，用于将所述第一切换电容式积分器的输出讯号与第二回馈讯号进行积分运算；量化器，具有输入端以耦合至所述第二切换式电容积分器及输出端，用于提供所述数字转换器的输出讯号，至少有第一及第二种逻辑态，对应于第二切换式电容积分器的输出；回馈电路，耦合至所述第一切换式电容积分器以及所述第二切换式电容积分器，用于提供所述第一回馈信号至所述第一切换式电容积分器以及所述第二回馈信号至所述第二切换式电容积分器；以及模态组件，耦合至所述第一切换式电容积分器的输入端以及所述第二切换式电容积分器的输出端，用于提供模态讯号以控制所述第一切换式电容积分器的动作及所述第二切换式电容积分器的动作。依据上述发明特征，所述模态组件包含第一切换式组件具有第一端耦合至所述第一切换式电容积分器的输入端以及第二端耦合至所述第二切换式电容积分器的输入端；第二切换式组件具有第一端耦合至所述第一切换式电容积分器的输入端以及第二端；以及第三切换式组件具有第一端耦合至所述模态组件的所述第二切换式组件的第二端以及第二端耦合至所述第二切换式电容积分器的输出端；其中所述模态组件控制所述第一切换式组件，所述第二切换式组件以及所述第三切换式组件以决定是开或关的状态。此外，本发明还提出一种使用所公开的双模态S-A模拟至数字转换器的接收机电路。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合附图，作详细说明如下。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一依据先前技术的S-A模拟至数字转换器；图2为公开依据先前发明的双模态S-A模拟至数字转换器；图3为公开操作在近零中频的双模态S-A模拟至数字转换器的接收机电路的方块图；图4为公开双模态S-A模拟至数字转换器操作在近零中频的讯号流向图；图5为公开操作在低中频的双模态S - A模拟至数字转换器的接收机电路的方块图；图6为公开双模态S-A模拟至数字转换器操作在低中频的讯号流向图。附图标记说明50第一切换电容式积分器60第二切换电容式积分器70量化器100双模态5 - A模拟至数字转换器102切换式组件110全差动操作放大器111 115电容器116 134切换式组件150全差动操作放大器151 153电容器156 159切换式组件160 163切换式组件
170回馈电路171，172数字至模拟转换器190模态组件191，192 反相器200，201接收机电路210 低噪声放大器(Low Noise Amplif ier,简称 LNA)220，221 混频器230 低通滤波器(Low Pass Filter,简称 LPF)232 带通滤波器(Band-Pass Filter,简称 BPF)240频率合成器
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。为了解本发明的方案，如图1所示，为一种依据先前技术的δ-Λ模拟至数字转换器(ADC)， 该δ-Λ模拟至数字转换器包含第一切换电容式积分器50，用于将输入讯号及第一回馈讯号进行积分运算；第二切换电容式积分器60，耦合至所述第一切换电容式积分器50，用于将所述第一切换电容式积分器的输出讯号与第二回馈讯号进行积分运算；量化器70，具有输入端以耦合至所述第二切换式电容积分器60及输出端，用于提供所述数字转换器的输出讯号(DOUT)，至少有第一及第二逻辑态，对应于至第二切换式电容积分器60的一输出；回馈电路170，耦合至所述第一切换式电容积分器以及该第二切换式电容积分器，用于提供所述第一回馈信号至所述第一切换式电容积分器50以及所述第二回馈信号至所述第二切换式电容积分器60 ；这些积分器50，60及回馈电路170形成一噪声转移函数以过滤出来自该量化器70的频带内量化的噪声。藉由一般切换电容操作回路方法，该切换式组件呈现不重叠频率控制开关连同电容器以形成积分器，该S-Λ模拟至数字转换器的讯号转移函数是一低通型而噪声转移函数是一高通型。此型式的模拟至数字转换器优势为超取样率及高通噪声形状函数，可得到极高的讯号噪声比以符合一般通讯应用。然而，设计工程师应需要两种不同模拟至数字转换器硬件来个别支持低中频(low IF)及近零中频(NZIF)接收器。这是费时且易失去藤<得市场的先机。如图2所示，依据本发明公开了一双模态δ-Λ模拟至数字转换器，所述双模态δ - Δ模拟至数字转换器100包含第一切换电容式积分器50 ;第二切换电容式积分器60 ；量化器70 ;回馈电路170 ;—模态组件190。所述第一切换电容式积分器50，用于将输入讯号及第一回馈讯号进行积分运算；所述第二切换电容式积分器60，耦合至所述第一切换式电容积分器50，用于将所述第一切换电容式积分器50的输出讯号与第二回馈讯号进行积分运算；所述量化器70，具有输入端以耦合至该第二切换式电容积分器60及输出端，用于提供所述数字转换器的输出讯号(DOUT)，至少有第一及第二种逻辑态，对应于第二切换式电容积分器的输出；所述回馈电路170，耦合至所述第一切换式电容积分器50以及所述第二切换式电容积分器60，用于提供所述第一回馈信号至所述第一切换式电容积分器50以及所述第二回馈信号至所述第二切换式电容积分器60 ;以及所述模态组件190，耦合至所述第一切换式电容积分器50的输入端以及所述第二切换式电容积分器60的输出端，用于提供模态讯号以控制所述第一切换式电容积分器50的动作及所述第二切换式电容积分器60的动作。所述回馈电路170包含第一数字至模拟转换器(DAC) 171，第二数字至模拟转换器(DAC) 172，九个切换式组件116 119，156 159及两个电容器112，152。所述第一数字至模拟转换器171具有第一端耦合至所述量化器70的输出端及第二端耦合至所述第一切换式电容积分器50的输入端，透过所述切换式组件116 119及所述电容器112，用于提供所述第一回馈讯号至所述第一切换式电容积分器50。所述第二数字至模拟转换器172具有第一端耦合至所述量化器70输出端及第二端耦合至所述第二切换式电容积分器60的输入端，透过所述切换式组件156 159及所述电容器152，用于提供所述第二回馈讯号至所述第二切换式电容积分器60。所述切换式组件116具有第一端耦合至所述第一数字至模拟转换器171的输出端及第二端。所述切换式组件117具有第一端耦合至所述切换式组件116的第二端及第二端耦合至接地。所述电容器112具有第一端耦合至该切换式组件117的第一端及第二端。所述切换式组件118具有第一端耦合至所述电容器112的第二端及第二端耦合至接地。所述切换式组件119具有第一端耦合至所述电容器112的第二端及第二端耦合至所述双模态δ-Λ模拟至数字转换器50的全差动操作放大器110的输出端。所述切换式组件156具有第一端耦合至所述第二数字至模拟转换器172的输出端及第二端。所述切换式组件157具有第一端耦合至所述切换式组件156的第二端及第二端耦合至接地。所述电容器152具有第一端耦合至所述切换式组件157的第一端及第二端。所述切换式组件158具有第一端耦合至所述电容器152的第二端及第二端耦合至接地。所述切换式组件159具有第一端耦合至所述电容器152的第 二端及第二端耦合至所述双模态δ-Λ模拟至数字转换器60的全差动操作放大器150的输出端。所述模态组件190包含三个切换式组件132 134，电容器115，四个切换式组件128 131及两个反相器191 192。所述切换式组件132具有第一端耦合至所述第一切换式电容积分器50的输出端透过复数个电容器组113及四个切换式组件120 123，及第二端耦合至所述第一切换式电容积分器50的输入端透过复数个电容器组114及四个切换式组件124 127。所述切换式组件133具有第一端耦合至所述第一切换式电容积分器50的输入端以及第二端。所述切换式组件134组件具有第一端及第二端。所述反相器191具有第一端耦合至所述第二切换式电容积分器60的输入端及第二端耦合至所述切换式组件134。所述反相器192具有第一端耦合至所述切换式组件132组件及第二端耦合至所述切换式组件133，134。所述切换式组件128具有第一端耦合至所述切换式组件134组件及第二端。所述切换式组件129具有第一端耦合至所述切换式组件128的第二端及第二端。所述电容器115具有第一端耦合至所述切换式组件129的第二端及第二端。所述切换式组件130具有第一端耦合至所述电容器115的第二端及第二端耦合至接地。所述切换式组件131具有第一端耦合至所述电容器152的第二端及第二端耦合至所述切换式组件133的第二端。所述模态组件190控制所述第一切换式组件132，所述第二切换式组件133及所述第三切换式组件134以决定开或关的状态。所述第一切换式电容积分器50包含全差动操作放大器110,电容器111，八个切换式组件120 123，124 127及两个电容器113，114。所述全差动操作放大器110，具有第一输入端耦合至所述模态组件的第二切换式组件119，133，第二端耦合至接地及输出端。所述第一电容器111具有第一端耦合至所述第一切换式电容积分器50的所述全差动操作放大器110的第一端，第二端耦合至所述第一切换式电容积分器50的所述全差动操作放大器110的输出端。
所述切换式组件120具有第一端耦合至所述切换式组件102的第一端及第二端。所述切换式组件121具有第一端耦合至所述切换式组件120的第二端及第二端。所述电容器113具有第一端耦合至所述 切换式组件113的第二端及一第二端。所述切换式组件114具有第一端耦合至所述电容器113的第二端及第二端耦合至接地。所述切换式组件123具有第一端耦合至所述电容器113的第二端及第二端耦合至所述全差动操作放大器110的第一输出端。所述切换式组件124具有第一端耦合至所述切换式组件102的第二端及第二端。所述切换式组件125具有第一端耦合至所述切换式组件124的第二端及第二端。是切换式组件114具有第一端耦合至所述切换式组件125的第二端及第二端。所述切换式组件126具有第一端耦合至所述电容器114的第二端及第二端耦合至接地。所述切换式组件127具有第一端耦合至所述电容器114的第二端及第二端耦合至所述全差动操作放大器110的第一输出端。所述第二切换式电容积分器60包含全差动操作放大器150，电容器151，四个切换式开关160 163及电容器153。所述差动分操作放大器150具有第一输入端耦合至所述切换式组件159，163，第二输入端耦合至接地及输出端。所述电容器151具有第一端耦合至所述第二切换式电容积分器60所述全差动操作放大器150的第一输出端及所述量化器70的输入端。所述切换式组件160具有第一端耦合至所述全差动操作放大器110的第一输出端及第二端。所述切换式组件161具有第一端耦合至所述切换式组件160的第二端及第二端。所述电容器153具有第一端耦合至所述切换式组件161的第二端及第二端。所述切换式组件162具有第一端耦合至所述电容器153的第二端及第二端耦合至接地。所述切换式组件163具有第一端耦合至所述电容器153的第二端及第二端耦合至所述全差动操作放大器150的第一输出端。依据本发明，双输入AIN及BIN节点是提供于传输讯号至所述双模态δ-Λ模拟至数字转换器100及其它来自于所述模态组件190输入模态(MODE)讯号以决定所述双模态S-Λ模拟至数字转换器100为何种状态。当模态讯号等于0，该双模态δ-Λ模拟至数字转换器100操作在近零中频(NZIF)模态；当模态讯号等于1，该双模态δ-Λ模拟至数字转换器100操作在低中频模态(low IF)。如图3所示，为操作在近零中频之双模态δ-Λ模拟至数字转换器的接收机电路200的方块图。该射频接收器架构广泛应用于现今。所述接收机电路200包含低噪声放大器210 ;频率合成器240 ;第一混频器220 ;第二混频器221 ;低通滤波器231，第一双模态δ-Δ模拟至数字转换器100及第二双模态δ-Δ模拟至数字转换器100。需注意的，所述模态组件190虽然是在双模态δ-Δ模拟至数字转换器100中，但为了清楚表达该接收机电路200，该模态组件190被独立的在图中显示。该低噪声放大器(LNA) 210放大被接收的弱讯号，该讯号然后通过混频器220，221阶段，接着藉由低通滤波器(LPF) 230滤除超出频带的干扰。所述频率合成器240具有第一输出端以提供第一讯号至所述混频器220及第二输出端以提供第二讯号至所述混频器221。所述混频器220具有第一输入端耦合至所述低噪声放大器210的输出端，第二输入端耦合至所述频率合成器240的第一输入端及输出端。所述第二混频器221具有第一输入端耦合至所述低噪声放大器210的输出端，第二输入端耦合至所述频率合成器24第二输入端，及输出端。所述低通滤波器230具有第一输入端耦合至所述第一混频器220的输出端，一第二输出端I禹合至第二混频器221的输出端,第一输出端I禹合至第一双模态δ-Δ模拟至数字转换器100 (在上)及第二输出端耦合至一第二双模态δ-Δ模拟至数字转换器100 (在下)。来自该低通滤波器(LPF) 230的降频I及Q讯号传输至该输入节点“AIN”及“BIN”，且个别的通过模拟至数字转换器100，然而此时只需要输入“AIN”一个节点。此处两个数字至模拟转换器(位于图3下方)是完全相同的，即一数字至模拟转换器进行I讯号而另一数字至模拟转换器进行Q讯号。如图4所示，为所述双模态δ-Δ模拟至数字转换器100操作在近零中频的讯号流向图。当所述模态组件190的模态讯号等于零，此时所述δ-Δ模拟至数字转换器100操作在近零中频(NZIF)模态，所述切换式组件133，134应被关闭(off)，及该上层回馈路径应被断路，如图4所示，同时，所述切换式组件132应被打开(on)，及输入讯号AIN是等于BIN。所以当讯号馈入时，我们可以使用其输入节点。在此架构下，该δ-Λ模拟至数字转换器100具有高通噪声传输函数其零点位置坐落于原始频率上。如图5所示，为操作在低中频的双模态δ-Δ模拟至数字转换器的接收机电路201的方块图。同样的接收器架构包含所述低噪声放大器210及所述混频器220，221但连结至带通滤波器(BPF) 232及本发明的双模态δ-Δ模拟至数字转换器100。需注意的，该模态组件190虽然是在双模态δ-Δ模拟至数字转换器100中，但为了清楚表达该接收机电路200，该模态组件190被独立的在图中显示。所述频率合成器240具有第一输入端以提供第一讯号至所述混频器220及第二输出端以提供第二讯号至所述混频器221。所述第一混频器220具有第一输入端耦合至所述低噪声放大器210的输出端,第二输入端I禹合至所述合成器240的第一输入端及一输出端。所述第二混频器221具有第一输入端耦合至所述低噪声放大器210的输出端，第二输入端耦合至所述合成器240的第二输出端及输出端。所述带通滤波器232具有第一输入端耦合所述第一混频器220的输出端，第二输入端耦合至所述第二混频器221输出端，第一输出耦合至第一双模态S-Δ模拟至数字转换器100(在第五图上方)及第二输出端耦合至第二双模态δ-Δ模拟至数字转换器100(在第五图下方)。在所述带通滤波器232之前的降频讯号或许具有干扰能量且能被该第二双模态δ-Δ模拟至数字转换器100(在第五图下方)所解译。所述第二双模态δ-Δ数字至模拟转换器100具有该侦测将监控干扰讯号，一旦该讯号过大且超出该带通滤波器232的线性范围，将提醒该低噪声放大器210降低增益以避免干扰讯号饱和该带通滤波器(BPF) 232。此时，该第一 S-Λ模拟至数字转换器100(在上)应接收来自带通滤波器(BPF) 232平常I及Q路径被降频的讯号，然后转移成数据的数字字码(Data stream)，藉由基频处理器读出。亦即，即使该第一双模态S-Λ模拟至数字转换器100 (在上)及第二双模态δ-Λ模拟至数字转换器100 (在下)为一样的组件，他们接收不同的讯号，当该模态组件190的模态(MODE)讯号等于I及该双模态δ-Λ模拟至数字转换器100操作在低中频模态。如图6所示，为双模态δ-Λ模拟至数字转换器100操作于低中频的讯号流向图。当该模态组件190模态讯号等于I及该双模态δ-Λ模拟至数字转换器100操作在低中频模态，该切换式组件133，134应被打开(on)及该切换式组件132此时应被关闭(off)，如图6所示。该上层回馈路径现在是连结的，此时δ-Λ模拟至数字转换器100具有一高通噪声传输函数其中该零点位置落于中频。在此一架构下“ΑΙΝ”及“BIN”节点处理个别讯号并利用该切换式电容操作使得输入讯号相加成如“AIN+BIN”。虽然本发明已以前述较佳实施例公开，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种更动与修改。如上述的解释，都可以作各型式的修正与变化，而不会破坏此创作的精神。因此本发明的保护范围当视后附的申请专利范围所界定 者为准。
权利要求
1.一种双模态S-A模拟至数字转换器，其特征在于，包含 第一切换电容式积分器，用于将输入讯号及第一回馈讯号进行积分运算； 第二切换电容式积分器，耦合至所述第一切换式电容积分器，用于将所述第一切换式电容积分器的输出讯号与第二回馈讯号进行积分运算； 量化器，具有输入端以耦合至所述第二切换式电容积分器及输出端，用于提供所述数字转换器的输出讯号，至少有第一及第二逻辑态，对应于至第二切换式电容积分器的输出； 回馈电路，耦合至所述第一切换式电容积分器以及所述第二切换式电容积分器，用于提供所述第一回馈信号至所述第一切换式电容积分器以及所述第二回馈信号至所述第二切换式电容积分器；以及 模态组件，耦合至所述第一切换式电容积分器的输入端以及所述第二切换式电容积分器的输出端，用于提供模态讯号以控制所述第一切换式电容积分器的动作及所述第二切换式电容积分器的动作。
2.根据权利要求1所述的双模态S-A模拟至数字转换器，其特征在于，所述回馈电路包含 第一数字至模拟转换器，耦合至所述第一切换式电容积分器的输入端，用于提供所述第一回馈讯号至所述第一切换式电容积分器；以及 第二数字至模拟转换器，耦合至所述第二切换式电容积分器的输入端，用于提供所述第二回馈讯号至所述第二切换式电容积分器。
3.根据权利要求1所述的双模态S-A模拟至数字转换器，其特征在于，所述模态组件包含 第一切换式组件具有第一端耦合至所述第一切换式电容积分器的输入端以及第二端耦合至所述第二切换式电容积分器的输入端； 第二切换式组件具有第一端耦合至所述第一切换式电容积分器的输入端以及第二端；以及 第三切换式组件具有第一端耦合至所述模态组件的第二切换式组件的第二端以及一第二端耦合至所述第二切换式电容积分器的输出端； 其中所述模态组件控制所述第一切换式组件，所述第二切换式组件以及所述第三切换式组件以决定是开或关的状态。
4.根据权利要求3所述的双模态S-△模拟至数字转换器，其特征在于，介于所述第二切换式组件与第三切换式组件之间，所述模态还包含 第四切换式组件具有第一端耦合至所述第三切换式组件的第二端点及第二端点；以及第五切换式组件具有第一端耦合至所述第四切换式组件的第二端点及第二端点耦合至接地； 第一电容具有第一端耦合至所述第五切换式组件的第一端及第二端； 第六切换式组件具有第一端耦合至所述第一电容的所述第二端及第二端耦合至接地；以及 第七切换式组件具有第一端耦合至所述第六切换式组件的第一端及第二端耦合至所述第二切换式组件的第二端。
5.根据权利要求1所述的所述双模态S-A模拟至数字转换器，其特征在于，所述第一切换式电容积分器包含 全差动操作放大器，具有第一输入端耦合至所述模态组件的第二切换式组件的所述第一端；以及 第一电容，具有第一端耦合至所述第一切换式电容积分器的全差动操作放大器的所述第一端，第二端耦合至所述第一切换式电容积分器的全差动操作放大器的输出端。
6.根据权利要求5所述的双模态S-△模拟至数字转换器，其特征在于，所述第一切换式电容积分器还包含 第一切换式组件具有第一端耦合至所述第一切换式组件的第一端及第二端； 第二切换式电容组件具有第一端耦合至所述第一切换式组件的第二端及第二端耦合至接地； 第二电容具有第一端耦合至所述第二切换式组件的第一端及第二端； 第三切换式组件具有第一端耦合至所述第二电容的第二端及第二端耦合至接地；第四切换式组件具有第一端耦合至所述第三切换式组件的第二端及第二端耦合至所述第一切换式电容积分器的全差动操作放大器的输入端； 第五切换式组件具有第一端耦合至所述第一切换式组件的第二端及第二端； 第六切换式组件具有第一端耦合至所述第五切换式元作的第二端及第二端耦合至接地； 第三电容具有第一端耦合至所述第六切换式组件的第二端及第二端； 第七切换式组件具有第一端耦合至所述第三电容的第二端及第二端耦合至接地；第八切换式组件具有第一端合至所述第七切换式组件的第二端及第二端耦合至所述第一切换式电容积分器的全差动操作放大器的输入端。
7.根据权利要求1所述的所述双模态S-A模拟至数字转换器，其中所述第二切换式电容积分器包含 全差动操作放大器，具有第一输入端，第二输入端耦合至接地及输出端耦合至所述量化器的输出端；以及 第一电容，具有第一端耦合至所述第二切换式电容积分器的全差动操作放大器的第一输入端，第二端耦合至所述全差动操作放大器的输出端。
8.根据权利要求7所述的双模态S-A模拟至数字转换器，其特征在于，所述第二切换式电容积分器还包含 第一切换式组件具有第一端耦合至所述全差动操作放大器的第一端及第二端； 第二切换式组件具有第一端耦合至所述第一切换式组件的第二端及第二端耦合至接地； 第二电容具有第一端耦合至所述第二切换式组件的第一端及第二端； 第三切换式组件具有第一端耦合至所述第二电容的第二端及第二端耦合至接地；第四切换式组件具有第一端耦合至所述第三切换式组件的所述第二端及第二端耦合至所述第二切换式电容积分器的全差动操作放大器的输入端。
9.根据权利要求3所述的双模态S-A模拟至数字转换器，其特征在于，所述模态组件的第一切换式组件切换至开，所述模态组件的第二切换式组件及第三切换式组件将切换至关，用于使所述双模态S-A模拟转数字转换器操作在近零中频模态。
10.根据权利要求3所述的双模态S-A模拟至数字转换器，其特征在于，所述模态组件的第一切换式组件切换至关，所述模态组件的第二切换式组件及所述第三切换式组件切换至开，用于使所述双模态S-A模拟转数字转换器操作在低中频。
11.一种双模态S-A模拟对数字电路的接收机电路，包含如权利要求1所述的两个双模态S - A模拟至数字转换器，为第一双模态S-A模拟至数字转换器和第二双模态S-A模拟至数字转换器，其特征在于，包含 低噪声放大器，具有输出端； 频率合成器，具有第一输出端，用于提供第一讯号及第二输出端用于提供第二输出讯号； 第一混频器，具有第一输出端耦合至所述低噪声放大器的输出端，第二输入端耦合至所述频率合成器的第一输出端，以及输出端； 第二混频器，具有第一输出端耦合至所述低噪声放大器的输出端，第二输入端耦合至所述频率合成器的第二输入端，以及输出端； 低通滤波器，具有第一输入端耦合至第一混频器的输出端，第二输入端耦合至第二混频器的输出端，第一输出端耦合至权利要求1所述的第一双模态S-A模拟至数字转换器及第二输出端耦合至权利要求1所述的第二双模态S-A模拟至数字转换器。
12.根据权利要求11所述的双模态S-A模拟对数字的接收机电路，其特征在于，所述第一双模态S-A模拟至数字转换器及所述第二双模态S-A模拟至数字转换器的所述模态组件的第一切换式组件切换至开，所述第一双模态S-A模拟至数字转换器及所述第二双模态S-A模拟至数字转换器的所述模态组件的第二切换式组件及第三切换式组件将切换至关，用于使所述第一双模态S-A模拟至数字转换器及所述第二双模态S-A模拟至数字转换器操作在近零中频模态。
13.—种双模态S-A模拟对数字电路的接收机电路，其特征在于，包含 低噪声放大器，具有输出端； 频率合成器，具有第一输出端，用于提供第一讯号及用于提供第二输出端第二输出讯号; 第一混频器，具有第一输出端耦合至所述低噪声放大器的输出端，第二输入端耦合至所述频率合成器的第一输出端，以及输出端； 第二混频器，具有第一输出端耦合至所述低噪声放大器的输出端，第二输入端耦合至所述频率合成器的第二输入端，以及输出端； 旁通滤波器，具有第一输入端耦合至第一混频器的输出端，第二输入端耦合至第二混频器的输出端，第一输出端耦合至权利要求1所述的第一双模态S-A模拟至数字转换器及第二输出端耦合至权利要求1所述的第二双模态S-A模拟至数字转换器。
14.根据权利要求13所述的双模态S-A模拟对数字的接收机电路，其特征在于，所述第一双模态S-A模拟至数字转换器及所述第二双模态S-A模拟至数字转换器的模态组件的第一切换式组件切换至，所述第一双模态S-A模拟至数字转换器及所述第二双模态S-A模拟至数字转换器的模态组件的第二切换式组件及第三切换式组件切换至开，使得所述第一双模态S-A模拟至数字转换器及所述第二双模态S-A模拟至数字转换器操作在低中频模态。
全文摘要
本发明公开一种具有双模态δ-Δ模拟至数字转换器(ADC)，只需在一个硬件架构下即可实现低中频和近零中频的接收器。该双模态δ-Δ模拟至数字转换器包含第一切换电容式积分器，用于将输入讯号及第一回馈讯号进行积分；第二切换电容式积分器，用于将所述第一切换电容式积分器的输出与第二回馈讯号作积分；量化器，用于提供所述模拟至数字转换器的输出讯号，至少有第一及第二种逻辑态，对应于第二切换式电容积分器的输出；回馈电路，用于提供所述第一回馈信号至所述第一切换式电容积分器以及所述第二回馈信号至所述第二切换式电容积分器；以及模态组件，用于提供模态讯号控制所述第一切换式电容积分器的动作及所述第二切换式电容积分器的动作。
文档编号H03M3/02GK103036571SQ20111033257
公开日2013年4月10日 申请日期2011年10月27日 优先权日2011年10月6日
发明者陈宜隆 申请人:创杰科技股份有限公司