专利名称：一种格雷码双边沿触发计数器的制作方法
技术领域：
本发明涉及一种逻辑电路中的计数器，尤其涉及一种格雷码计数器。
背景技术：
传统的二进制计数器在工程应用中存在缺陷，在某些领域，如高稳定性的工程控制中难以保证计数的稳定性和唯一性，因为二进制计数器的每一次计数伴随着多位的翻转，在翻转过程中可能存在多种过渡状态，这些过渡状态会增加了计数结果的不确定性， 如从011到100，三个比特都发生了翻转，如果每个比特变化的时间有偏差，就会出现如 000, 101，110等过渡态，这些过渡态在工业控制中会导致严重的工程事故，用在交通灯上则导致交通灯变化的不确定。而格雷码计数器成功的解决了二进制计数器的这一缺陷，格雷码计数器的计数原理是每次计数只有一个比特在翻转，保证了计数结果的唯一性，消除了过渡态，以下是 3位格雷码计数器和二进制计数器的计数码字比较。
权利要求
1.一种格雷码双边沿触发计数器，其特征在于模N的计数器由N+1组触发器组合构成，其中，每组触发器包括两个受控条件相异的锁存器；所述锁存器包括正向输入端D和反向输入端DB、正向输出端Q和反向输出端QB， 第一组触发器为下降沿触发器，其中，第一锁存器的正向输出端Q和反向输出端QB分别连接第二锁存器的正向输入端D和反向输入端DB，第二锁存器的反向输出端QB与时钟信号经过异或门连接第一锁存器的反向输入端，异或门信号还经过非门连接第一锁存器的正向输入端；其中第一锁存器的反向输出端QB经过一非门后作为触发器的反向输出端INV，第二锁存器的正向输出端Q作为触发器的正向输出端OUT ；第二组至第N+1组触发器为上升沿触发器，其中，第二锁存器的正向输出端Q和反向输出端QB分别连接第一锁存器的正向输入端D和反向输入端DB，第一锁存器的反向输出端 QB与时钟信号经过异或门连接第二锁存器的反向输入端，异或门信号还经过非门连接第二锁存器的正向输入端；其中第二锁存器的反向输出端QB经过一非门后作为触发器的反向输出端INV，第一锁存器的正向输出端Q作为触发器的正向输出端OUT ；每组触发器的反向输出和正向输出端分别处于触发器的两个时钟边沿，且反向输出提前正向输出半个周期；第一组触发器输出计数器的CNT
位，第N组触发器输出计数器的第CNT[N-1]位，第 N+1组触发器的输出作为第一组触发器的输入；第二组触发器的输入由第一组触发器的反向输出与CNT[N+1]经或非门后得到； 第M级的输入由CNT W]的反向输出和CNT[M-2:1]的正向输出以及第N+1级的反向输出经与非门后，将与非门的输出与M-I级触发器组合的反向输出经或非门后得到，其中M为 2<=M<=N+1的自然数。
2.根据权利要求1所述的一种格雷码双边沿触发计数器，其特征在于所述第一锁存器在输入时钟信号为低电平时读取数据，高电平时进行数据锁存；第二锁存器在输入时钟信号为高电平时读取数据，低电平时进行数据锁存，且第一锁存器LATCHl和第二锁存器 LACHT2的CLR和RST端都为低电平有效。
全文摘要
本发明公开了一种格雷码双边沿触发计数器，模N的计数器由N+1组触发器组合构成，每组触发器主要由两个受控条件相异的锁存器和附加逻辑电路构成；每组触发器包括一个正向输出和一个反向输出，反向输出提前正向输出半个周期，第一组触发器输出计数器的CNT
位，第N组触发器输出计数器的第CNT[N-1]位，第N+1组触发器的输出作为第一组触发器的输入；第二组触发器的输入由第一组触发器的反向输出与CNT[N+1]经或非门后得到；第M级的输入由CNT
的反向输出和CNT[M-2:1]的正向输出以及第N+1级的反向输出经与非门后，将与非门的输出与M-1级触发器组合的反向输出经或非门后得到。
文档编号H03K21/00GK102497198SQ20111041928
公开日2012年6月13日 申请日期2011年12月15日 优先权日2011年12月15日
发明者吕坚, 周云, 廖宝斌, 熊丽霞, 王璐霞 申请人:电子科技大学