专利名称：基于set/mos混合结构的可重构阈值逻辑单元的制作方法
技术领域：
本发明涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/M0S混合结构的可重构阈值逻辑单元。
背景技术：
在过去的几十年中，CMOS技术占据了微电子技术的主导地位，而布尔逻辑能够有效地利用CMOS器件的特性，实现逻辑功能的设计。相对于其他逻辑而言，CMOS器件能够为布尔逻辑提供很好的电路基础。布尔逻辑与其它逻辑形式相比，逻辑功能易硬件实现，与 CMOS器件匹配好。因此，基于CMOS器件设计的数字电路大都是基于布尔逻辑进行设计。但是，随着集成电路集成度的日益提高，特征工艺尺寸的不断缩小，性能与功耗的同步增长，传统的集成电路设计遇到了越来越大的挑战。特征尺寸的不断缩小，使得微电子技术的发展越来越接近其物理极限。CMOS器件的电学特性和可靠性出现了很多的问题， 如短沟道效应，强场效应，漏极导致势垒下降效应等。同时，基于布尔逻辑设计的电路，在集成电路进一步微型化设计中遇到了功耗、集成度、可靠性等难题。因此，选择一种优于布尔逻辑的设计方式成为了目前数字集成电路设计过程中急需解决的问题。
发明内容
本发明的目的是提供一种基于SET/M0S混合结构的可重构阈值逻辑单元，能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件参数。本发明采用以下方案实现一种基于SET/M0S混合结构的可重构阈值逻辑单元， 其特征在于由一个四输入的SET/M0S混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/M0S混合电路的一输入端连接；所述的SET/M0S混合电路的逻辑满足逻辑方程
η
1, if TWiXi>Q !_1‘ 0, otherwise
其中《为输入不对应的权重，/7为输入的个数，〃为阈值。在本发明一实施例中，所述可重构阈值逻辑单元的阈值逻辑功能表达式为 ^ = 3^, + ^+^^5:,--2.5)；其通过4个输入Xl，X2, X3, A的不同组合，能实现或、或非、
与、与非的逻辑功能，该或、或非、与、与非为线性函数，能够直接用以下阈值逻辑门表示
0R(a,i) = sgn(a+b - 0.5)；
N0R(a,b) = sgp(-a -2 + 0.5).
Al·- (c , 2 ) = s gti(ir + .？ -1.5)；
NAIC>(a,i) = sgn(—α-i +1.5)。在本发明一实施例中，所述的SET/M0S混合电路包括一 PMOS管，其源极接电源端Kdd ； 一 NMOS管，其漏极与所述PMOS管的漏极连接；以及一 SET管，与所述NMOS管的源极连接。在本发明一实施例中，所述的PMOS管的参数满足:WP为22 nm,Lp为66 nm, Vpg为 0. 4V ；所述匪OS管的参数满足/fn为22 nm, Ln为66 nm, Vng为0. 4 V ；所述SET管的参数满足隧穿结电 G，,Ci 为 0. IaF, TPs,、左d 为 150 ΚΩ，Vctrl 为 0. 8 N, Cctrl 为 0. 1050为 0. 052 aF, C1 为 0. 026 aF。本发明电路是采用新型纳米电子器件与传统的MOS器件相混合的结构。新型纳米器件可以不遵循传统的基于布尔逻辑的设计方法，而采用阈值逻辑来进行电路的设计。阈值逻辑的逻辑过程比布尔逻辑复杂，能够更有效地实现逻辑功能。基于阈值逻辑的电路设计，有望增强电路的功能，提高电路的集成度。
图1为可重构阈值逻辑单元示意图。图2为可重构阈值逻辑单元的电路图。图3为可重构阈值逻辑单元的逻辑功能仿真图。图4为或、或非、与、与非逻辑的电路偏置。图5为或、或非、与、与非的逻辑仿真图。
具体实施例方式下面结合附图及实施例对本发明做进一步说明。如图2所示，本实施例提供一种基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于由一个四输入的SET/M0S混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/M0S混合电路的一输入端连接。该SET/M0S混合电路的阈值逻辑的主要原理是根据输入的权重计算出总输入值，将总输入值与阈值进行比较得出输出逻辑。若总输入值大于等于阈值，则输出为1，否则为0。阈值逻辑要满足的逻辑方程如式(1) 所示，其中《为输入不对应的权重，/7为输入的个数，θ为阈值。阈值逻辑门的示意图如图1所示。基于阈值逻辑的电路设计首先要确定电路的阈值逻辑表达式，关键是确定电路中各个输入的权重和电路的阈值。
f “ ) 1, if. TJTiK'> θF(x) = sign ^lWiM-Q =<ta(1)
、■“， 0，otherwise
本发明采用的新型纳米电子器件为单电子晶体管(Single electron transistor, SET)。作为新一代纳米电子器件的典型代表，SET具有极低的功耗和超小的器件尺寸，在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大规模集成电路理想的基本器件。SET具有独特的库仑阻塞和库仑振荡效应， 并且能够与MOS器件很好地兼容。SET/M0S混合结构同时具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、 模数/数模转换器电路、存储器电路等方面得到了广泛的应用。
请继续参照图2，图中多栅输入的SET/M0S混合电路(见虚框内)由1个PMOS管， 1个NMOS管和1个SET串联而成。其中PMOS管的源极接电源端Kdd ；NMOS管的漏极与所述 PMOS管的漏极连接；SET管与所述NMOS管的源极连接。电路中PMOS管作为恒流源为整个电路提供偏置电流。由于SET正常工作的电流都很小，一般为nA数量级，所以PMOS管应该工作在亚阈值区。NMOS管的栅极偏压Kng是固定的，其值略大于NMOS管的阈值电压Kth，使 SET的漏极电压固定为Kng_Kth。栅压V” V2,……，Kn通过电容耦合到库仑岛上。本实施例中可重构阈值逻辑单元由一个四输入的SET/M0S混合电路和两个反相器构成，如图2所示，其中的两个反相器由传统的CMOS反相器构成。该结构能够实现的阈值逻辑功能如式(2)所示，其中知‘,X4'为输入知，&经过反相器后得到的信号，其功能的仿真特性曲线如图3所示。通过4个输入(Xl，x2, x3, x4)的不同组合，就可以直接实现或、或非、与、与非的逻辑功能。或、或非、与、与非为线性函数，能够直接用阈值逻辑门表示， 其对应的阈值逻辑表达式如式(3)、(4)、(5)、(6)所示，其中 b表示各个逻辑门的输入。 因此，根据需要的逻辑功能，设置对应的输入Xl，X2, X3, X4，就可以利用阈值逻辑单元实现多种的逻辑功能。或、或非、与、与非对应的输入端偏置如图4所示。对于非线性的函数，不能直接用阈值逻辑门实现。可以先将非线性函数分解多个线性函数的叠加形式，然后用阈值逻辑实现。因此本文提出的可重构阈值逻辑单元能够实现所有的二输入逻辑函数。FX^) = sgn(r, + r=+ χ.'+ χ. -23)⑵
ORc>,i) = sgr<dr + i--0.5)(3)
NOB.(a,i) = sgn(-fl - i + 0.5)(4) = sgnCo +1 -1 ^5) (5) NAND(a,i) = sgt^-a-h +1.5) (6)
本发明利用HSPICE对基于阈值逻辑的可重构阈值逻辑单元进行功能的仿真验证。SET 的模型是目前广泛使用、精度高的宏模型(Compact macromodel)。该模型以子电路的形式定义在SPICE中。MOS管的模型使用目前公认的22 nm的预测技术模型(Predictive technology model)。在电路中，电源电压Kdd设置为0. 80 V，PMOS管和NMOS管的宽长比 {W/L)均设为1/3，主要的电路仿真参数如表一所示，该仿真参数可以认为电路中各元件需满足的参数。"afe300K
PMOS管OO 沟道宽度( ) 22 mti 沟道长度(4) Tfim
_栅极电压( ) 0.4 V —
丽OS管(M:) 沟道宽度(现)22 nm 沟道长度(L·) S6 nm
_栅极电压(K:厂0.4 V “
单电子晶体隧穿结电容0. IaF
管 CSET) (Cj Cd__
隧穿结电阻150 ΚΩ
属)__
背—电压fe) T￥v 背栅电容0.1050 aF 耦合电容(C) 0. 052 aF _耦合电容(C) 0.026 aF~表一
在仿真中，输入信号 b以0.8V和OV为高电平和低电平，所加的波形满足二输入的4种逻辑组合。仿真得到的特性曲线如图5所示。从图中可以看出，通过输入端的不同偏置，本发明提出的可重构阈值逻辑单元能够实现或、或非、与、与非的逻辑功能。总的来说，该逻辑单元结构简单，仅消耗3个PMOS管，3个NMOS管和1个SET。整个电路的平均功耗仅为7. 18nW。该可重构阈值逻辑单元结构简单、功耗低、集成度高，同时具有较高的可重构特性，能够有效地实现同一单元的不同逻辑功能。这些特点使得该可重构阈值逻辑单元能够应用于FPGA、人工神经网络等低功耗、高集成度超大规模集成电路中。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于由一个四输入的 SET/M0S混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/ MOS混合电路的一输入端连接；所述的SET/M0S混合电路的逻辑满足逻辑方程
2.根据权利要求1所述的基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于 所述可重构阈值逻辑单元的阈值逻辑功能表达式为汽s^sgnb + h+h1+)·'-2.5);其通过4 个输入Xl，X2, X3, &的不同组合，能实现或、或非、与、与非的逻辑功能，该或、或非、与、与非为线性函数，能够直接用以下阈值逻辑门表示OR(dr,i) = sgn(fl + i-0.5)；N0R(a,i) = sgo(-i -i + 0.5)； AND(a,i!) = sgr< + i-1.5)； ΗΑ Φ(α,δ) = sgr<-a-i +1.5)。
3.根据权利要求1所述的基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于，所述的SET/M0S混合电路包括 一 PMOS管，其源极接电源端Kdd ； 一 NMOS管，其漏极与所述PMOS管的漏极连接；以及一 SET管，与所述NMOS管的源极连接。
4.根据权利要求3所述的基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于 所述的PMOS管的参数满足/fp为22 nm,Zp为66 nm, Vvg为0. 4V ；所述NMOS管的参数满足 Wd为22 nm, Ln为66 nm, Vng为0. 4 V ；所述SET管的参数满足隧穿结电C；，、&为0. IaF, Rs,、/Pd 为 150 ΚΩ，Kctrl 为 0.8 V, Cctrl 为 0. 1050 aF, C0 为 0. 052 aF, C1 为 0. 026 aF。
全文摘要
本发明涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的可重构阈值逻辑单元。其由一个四输入的SET/MOS混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接；其通过对输入端的偏置，该逻辑单元就能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件参数。该可重构阈值逻辑单元结构简单、功耗低、集成度高，同时具有较高的可重构特性，能够有效地实现同一单元的不同逻辑功能。这些特点使得该可重构阈值逻辑单元能够应用于FPGA、人工神经网络等低功耗、高集成度超大规模集成电路中。
文档编号H03K19/094GK102545882SQ20121000114
公开日2012年7月4日 申请日期2012年1月5日 优先权日2012年1月5日
发明者何明华, 陈寿昌, 陈锦锋, 魏榕山 申请人:福州大学