专利名称：时钟脉冲数据恢复电路的制作方法
技术领域：
本发明涉及一种时钟脉冲数据恢复电路(Clock and Data Recovery Circuit,Q)RCircuit),尤其涉及可降低位元错误率(Bit Error Rate, BER)的时钟脉冲数据恢复电路。
背景技术：
在光纤网路通信的领域中，接收端需要一时钟脉冲数据恢复电路(Clock andData Recovery Circuit,Q)R Circuit)以还原接收信号。一般而言，时钟脉冲数据恢复电路都包括一锁相回路电路(Phase Locked Loop Circuit, PLLCircuit),其用以提供一控制电位给振荡器。时钟脉冲数据恢复电路主要用以根据接收信号，产生一还原数据和一还原时钟脉冲。在传统技术当中，由于工艺上的变异，时钟脉冲数据恢复电路常会产生还原数据和还原时钟脉冲之间的相位误差，而增加了位元错误率(Bit Error Rate，BER)。为了解决上述问题，需要设计一种新的时钟脉冲数据恢复电路来改善相位对齐(Phase Alignment)并降低位元错误率。
发明内容
为了解决上述问题，本发明提供一种时钟脉冲数据恢复电路，包括:一锁相回路电路，提供一参考电位；一第一延迟器，根据一控制信号，延迟一输入数据以产生一第一延迟信号；一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；一第二延迟器，延迟该边缘信号以产生一第二延迟信号；一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。另外，本发明提供一种时钟脉冲数据恢复电路，包括:一锁相回路电路，提供一参考电位；一第一延迟器，延迟一输入数据以产生一第一延迟信号；一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；一第二延迟器，根据一控制信号，延迟该边缘信号以产生一第二延迟信号；一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。本发明解决了传统的时钟脉冲数据恢复电路因工艺变异而造成输出不稳定的问题。
图1为显示根据本发明一实施例所述的时钟脉冲数据恢复电路的示意图；图2A为显示根据本发明一实施例所述的边缘检测器的示意图2B为显示根据本发明另一实施例所述的边缘检测器的示意图；图3为显示根据本发明另一实施例所述的时钟脉冲数据恢复电路的示意图；图4为显示根据本发明再一实施例所述的时钟脉冲数据恢复电路的示意图。上述附图中的附图标记说明如下:100、300、400 时钟脉冲数据恢复电路；110、120 延迟器；130 边缘检测器；140、178 门式压控振荡器；150 相位检测器；160、180 增益放大器；170 锁相回路电路；172 相位频率检测器；174 电荷帮浦；176 低通滤波器；179 除频器；210 与非门；220 异或门；CLKD 除频时钟脉冲；CLKO 输出恢复时钟脉冲；CLKR 参考时钟脉冲；DATAIN 输入数据；DATA0UT 输出恢复数据；K1、K2 放大倍率；SC1、SC2 控制信号；SD1、SD2 延迟信号；SE 边缘信号；SPH 相位信号；SPF 相位频率信号；SCR 电流信号；SSC 振荡信号；VDD 工作电位；VREF 参考电位
具体实施例方式图1为显示根据本发明一实施例所述的时钟脉冲数据恢复电路100的示意图。如图1所示，时钟脉冲数据恢复电路100包括:延迟器110、120、边缘检测器(EdgeDetector) 130、门式压控振荡器(Gated Voltage-Controlled Oscillator,GVCO) 140、相位检测器(Phase Detector,PD) 150、增益放大器160,以及锁相回路电路(Phase Locked LoopCircuit, PLL Circuit) 170。
锁相回路电路170提供一参考电位VREF以控制门式压控振荡器140。延迟器110根据控制信号SCl，延迟输入数据DATAIN以产生延迟信号SDl，其中控制信号SCl用以调整延迟器110的延迟时间。边缘检测器130根据延迟信号SDl和输入数据DATAIN，产生一边缘信号SE。更详细地说，边缘检测器130用以检测延迟信号SDl和输入数据DATAIN的上升边缘(Rising Edge)或(且)下降边缘(Falling Edge),并据以产生边缘信号SE。延迟器120用以延迟边缘信号SE，以产生延迟信号SD2。门式压控振荡器140根据延迟信号SD2和参考电位VREF，产生一输出恢复时钟脉冲CLK0。相位检测器150系用以检测延迟信号SDl和输出恢复时钟脉冲CLKO之间的相位差，以产生一相位信号SPH和一输出恢复数据DATAOUTo增益放大器160用以放大相位信号SPH —放大倍率Kl，以产生控制信号SCI。值得注意的是，放大倍率Kl可以是一正数或一负数，但不可以等于O。控制信号SCl可以用方程式I表不如下。方程式1:SCI = K1*SPH，其中，SPH代表相位信号，而Kl代表增益放大器160的放大倍率。在本发明一实施例中，锁相回路电路170包括:相位频率检测器(PhaseFrequency Detector, PFD)172、电荷帮浦(Charge Pump, CP) 174、低通滤波器(Low PassFilter，LPF) 176、门式压控振荡器178，以及除频器(Divider) 179。相位频率检测器172根据一参考时钟脉冲CLKR和一除频时钟脉冲CLKD产生一相位频率信号SPF。电荷帮浦174根据相位频率信号SPF，产生一电流信号SCR。低通滤波器176用以过滤电流信号SCR以产生参考电位VREF。门式压控振荡器178根据参考电位VREF和工作电位VDD，产生一振荡信号SSC。除频器179根据振荡信号SSC，产生除频时钟脉冲CLKD，其中除频时钟脉冲CLKD的频率为振荡信号SSC的频率的1/N倍(N为一正数)。值得注意的是，锁相回路电路170仅为一举例，本发明亦可使用其他种类的锁相回路电路。图2A为显示根据本发明一实施例所述的边缘检测器130的示意图。如图2A所示，边缘检测器130可以是一与非门(NAND Gate) 210，其根据延迟信号SDl和输入数据DATAIN，
产生边缘信号SE。图2B为显示根据本发明另一实施例所述的边缘检测器130的示意图。如图2B所示，边缘检测器130亦可以是一异或门(XOR Gate) 220，其根据延迟信号SDl和输入数据DATAIN，产生边缘信号SE。图3为显示根据本发明另一实施例所述的时钟脉冲数据恢复电路300的示意图。图3所示的时钟脉冲数据恢复电路300和图1所示的时钟脉冲数据恢复电路100相似，而差异处仅为下列所述。增益放大器160和其回授路径皆被移除，而加入另一增益放大器180。增益放大器180用以放大相位信号SPH —放大倍率K2，以产生控制信号SC2。值得注意的是，放大倍率K2可以是一正数或一负数，但不可以等于O。控制信号SC2可以用方程式2表示如下。方程式2:SC2 = K2*SPH，其中，SPH代表相位信号，而K2代表增益放大器180的放大倍率。在本实施例中，延迟器120根据控制信号SC2，延迟边缘信号SE以产生延迟信号SD2，其中控制信号SC2用以调整延迟器120之延迟时间。图4为显示根据本发明再一实施例所述的时钟脉冲数据恢复电路400的示意图。图4所示的时钟脉冲数据恢复电路400和图1所示的时钟脉冲数据恢复电路100相似，而差异处仅为下列所述。时钟脉冲数据恢复电路400包括两个增益放大器160、180，其中，增益放大器160用以放大相位信号SPH —放大倍率Kl，以产生控制信号SCl ;而增益放大器180用以放大相位信号SPH —放大倍率K2，以产生控制信号SC2。放大倍率K1、K2可以分别为一正数、一负数，或是O ;然而，必须注意的是，放大倍率K1、K2不可以同时为O。本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。本发明解决了传统的时钟脉冲数据恢复电路因工艺变异而造成输出不稳定的问题。本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种时钟脉冲数据恢复电路,包括: 一锁相回路电路，提供一参考电位； 一第一延迟器，根据一控制信号，延迟一输入数据以产生一第一延迟信号； 一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号； 一第二延迟器，延迟该边缘信号以产生一第二延迟信号； 一第一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲； 一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及 一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。
2.如权利要求1所述的时钟脉冲数据恢复电路,其中该锁相回路电路包括: 一相位频率检测器，根据一参考时钟脉冲和一除频时钟脉冲产生一相位频率信号； 一电荷帮浦，根据该相位频率信号，产生一电流信号； 一低通滤波器，过滤该电流信号以产生该参考电位； 一第二门式压控振荡器，根据该参考电位和一工作电位，产生一振荡信号；以及 一除频器，根据该振荡信号，产生该除频时钟脉冲。
3.如权利要求1所述的时钟脉冲数据恢复电路，其中该边缘检测器为一与非门。
4.如权利要求1所述的时钟脉冲数据恢复电路，其中该边缘检测器为一异或门。
5.如权利要求1所述的时钟脉冲数据恢复电路，其中该放大倍率不等于O。
6.—种时钟脉冲数据恢复电路，包括: 一锁相回路电路，提供一参考电位； 一第一延迟器，延迟一输入数据以产生一第一延迟信号； 一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号； 一第二延迟器，根据一控制信号，延迟该边缘信号以产生一第二延迟信号； 一第一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲； 一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及 一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。
7.如权利要求6所述的时钟脉冲数据恢复电路，其中该锁相回路电路包括: 一相位频率检测器，根据一参考时钟脉冲和一除频时钟脉冲产生一相位频率信号； 一电荷帮浦，根据该相位频率信号，产生一电流信号； 一低通滤波器，过滤该电流信号以产生该参考电位； 一第二门式压控振荡器，根据该参考电位和一工作电位，产生一振荡信号；以及 一除频器，根据该振荡信号，产生该除频时钟脉冲。
8.如权利要求6所述的时钟脉冲数据恢复电路，其中该边缘检测器为一与非门。
9.如权利要求6所述的时钟脉冲数据恢复电路，其中该边缘检测器为一异或门。
10.如权利要求6所述的时钟脉冲数据恢复电路，其中该放大倍率不等于O。
全文摘要
本发明公开了一种时钟脉冲数据恢复电路，包括锁相回路电路、第一延迟器、第二延迟器、边缘检测器、门式压控振荡器、相位检测器，以及增益放大器。锁相回路电路提供参考电位。第一延迟器根据控制信号，延迟输入数据以产生第一延迟信号。边缘检测器根据第一延迟信号和输入数据，产生一边缘信号。第二延迟器延迟边缘信号以产生第二延迟信号。门式压控振荡器根据第二延迟信号和参考电位，产生输出恢复时钟脉冲。相位检测器检测第一延迟信号和输出恢复时钟脉冲之间的相位差，以产生相位信号和输出恢复数据。增益放大器放大相位信号一放大倍率，以产生控制信号。本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。
文档编号H03L7/085GK103138750SQ20121012831
公开日2013年6月5日 申请日期2012年4月25日 优先权日2011年12月5日
发明者喻柏莘, 张家祥, 汪鼎豪 申请人:创意电子股份有限公司, 台湾积体电路制造股份有限公司