专利名称：时钟产生器与移动通讯装置的制作方法
技术领域：
本发明是有关于一种时钟产生器；特别有关于移动装置中，用于低耗能模式下的时钟产生器。
背景技术：
在移动通讯领域中所使用的时钟信号通常需要非常高的精确度，才能确保通讯正常。石英振荡器即为一种常见的时钟产生器。移动通讯装置内通常需要至少两种频率的振荡信号一作通讯使用，一用来达成移动通讯装置内的时钟功能。以码分多址(Code Division MultipleAccess, CDMA)通讯为例，通讯所用的频率为19. 2MHz，相较之，时钟功能所用的时钟信号通常仅需32. 768KHz，远低于CDMA通讯所需的时钟频率。因此，移动通讯装置内通常需要安装至少两个石英振荡器，一者用来提供通讯所用的高频振荡信号，一者用来提供时钟所用的低频振荡信号。然而，两个石英振荡器的运作通常需要相当大的电能。尤其移动通讯装置即使在节能的模式下，例如深度睡眠模式(deep sleep mode)或实时时钟模式(RTC mode),提供低频振荡信号的石英振荡器必然得运作，才能使移动通讯装置恢复到运作模式后仍可显示正确的时间。此必须一直运作的低频石英振荡器会持续消耗电能，而使得移动通讯装置的待机时间缩短。此外，石英振荡器成本相当昂贵。因此，本技术领域需要一种同时能维持移动通讯装置的时间准确，又能节能以及减少生产成本的时钟装置。
发明内容
本发明提供了一种技术，使移动通讯装置无须为时钟功能设置专用的石英振荡器。本发明以成本较低的振荡信号产生电路(例如电流/电容振荡器、或电阻电容振荡器、或其它非石英振荡器的振荡装置)，取代成本较高的石英振荡器以产生提供时钟所用的振荡信号。在一种实施方式中，揭露一种时钟产生器，其中包括一第一累加器、一振荡信号产生电路、以及一频率校正电路。该第一累加器，包含一第一输入端、一第二输入端、一第一控制端、一第一总和输出端以及一第一溢位输出端，该第二输入端I禹接该第一总和输出端。该振荡信号产生电路非石英振荡器，可采用电流/电容振荡器或电阻电容振荡器。该振荡信号产生电路产生一第一振荡信号，且根据该第一累加器的该第一溢位输出端的一第一溢位输出信号调整该第一振荡信号的频率。该频率校正电路，用以根据该第一振荡信号与一参考振荡信号产生一频率控制数值。其中，该第一累加器的该第一输入端接收该频率控制数值，该第一控制端接收该第一振荡信号使该第一累加器据以累加该频率控制数值，且产生该第一溢位输出信号。上述时钟产生器可安装于移动装置中。该移动通讯装置可根据一高频振荡信号作通讯传输，且使用该时钟产生器所提供的低频振荡信号计数时间。在一种实施方式中，该移动通讯装置除了上述时钟产生器，可还包括一石英振荡器、以及一参考信号产生电路。该石英振荡器用于提供上述高频振荡信号，该参考信号产生电路根据该石英振荡器所提供的该高频振荡信号产生该参考振荡信号。此外,关于本发明所揭露的时钟产生方法,其一种实施方式包括通过一振荡信号产生电路产生一第一振荡信号；根据该第一振荡信号与一参考振荡信号产生一频率控制数值；根据该第一振荡信号累加该频率控制数值，以产生一第一溢位标示；以及根据该第一溢位标示调整该第一振荡信号的频率。 此外,在一种实施方式中，揭露一种时钟产生器，包括第一累加器，包含第一输入端、第二输入端、第一控制端、第一总和输出端以及第一溢位输出端，该第二输入端I禹接该第一总和输出端；振荡信号产生电路，产生第一振荡信号，且根据该第一累加器的该第一溢位输出端的第一溢位输出信号调整该第一振荡信号的频率；以及第二累加器，包含第三输入端、第四输入端、第二控制端以及第二总和输出端，该第四输入端耦接该第二总和输出端，该第二累加器的该第三输入端接收该第一振荡信号的频率与该参考振荡信号的频率的一频率比较结果，该第二控制端耦接该参考振荡信号使该第二累加器根据该参考振荡信号累加该频率比较结果，且该第二累加器的该第二总和输出端提供一频率控制数值，其中，该第一累加器的该第一输入端接收该频率控制数值，该第一控制端接收该第一振荡信号使该第一累加器根据该第一振荡信号累加该频率控制数值，且产生该第一溢位输出信号。此外，在一种实施方式中，揭露一种移动通讯装置，包括石英振荡器，提供闻频振荡彳目号；时钟产生器，提供低频振荡信号，该时钟产生器包括第一累加器，包含第一输入端、第二输入端、第一控制端、第一总和输出端以及第一溢位输出端，该第二输入端I禹接该第一总和输出端；振荡信号产生电路，产生第一振荡信号，且根据该第一累加器的该第一溢位输出端的第一溢位输出信号调整该第一振荡信号的频率；以及第二累加器，包含第三输入端、第四输入端、第二控制端以及第二总和输出端，该第四输入端耦接该第二总和输出端，该第二累加器的该第三输入端接收该第一振荡信号的频率与该参考振荡信号的频率的一频率比较结果，该第二控制端耦接该参考振荡信号使该第二累加器根据该参考振荡信号累加该频率比较结果，且该第二累加器的该第二总和输出端提供一频率控制数值，其中，该第一累加器的该第一输入端接收该频率控制数值，该第一控制端接收该第一振荡信号使该第一累加器根据该第一振荡信号累加该频率控制数值，且产生该第一溢位输出信号。以下列举本发明数种实施方式与相关图式。
图1为振荡信号产生电路的一种实施方式；图2为本发明所揭露时钟产生电路的一种实施方式；图3图解本发明频率校正电路的一种实施方式；图4图解图3频率比较器306的一种实施方式；图5图解本发明参考振荡信号产生器的一种实施方式；图6以波形图举例说明非整数除频器502的操作；图7以方块解本发明移动通讯装置的一种实施方式；以及 图8以流程图叙述本发明低频振荡信号产生程序的一种实施方式。[主要元件标号说明]100 振荡信号产生电路；102 逻辑运算单元；200 时钟产生电路；202 累加器；204 暂存器；206 振荡信号产生电路；300 频率校正电路；302、304 除频器；306 频率比较器；308 累加器；310 累加器308的总和输出端；402 相位频率传感器；404 异或门；406、408 D型触发器；410 D型触发器控制信号；500 参考振荡信号产生器；502 非整数除频器；504 累加器；506 除频控制值；508 石英振荡器；700 移动通讯装置；702 控制单元；A[N-1:0] 累加器202的总和输出端的数值；A[N] 累加器202的溢位输出；B[P-1:0] 累加器504的总和输出端的数值；B[P] 累加器504的溢位输出；C 电容；Cmpl、Cmp2 比较器；CS 控制信号；DN 下数信号；fH 高频振荡信号；fL 低频振荡信号；fL’ 除频后的低频振荡信号；fref 参考振荡信号；fref’ 除频后的参考振荡信号；II、12 电流源；K、K+1 非整数除频器502提供的两整数倍数，于其除频时选用；SI…S4 逻辑运算单元102所产生的信号；SW1、SW2 开关；TH 高频振荡信号fH的振荡周期；
TL 低频振荡信号fL的振荡周期；UP 上数信号；V1、V2 参考信号；Vout 输出信号。
具体实施例方式不同于传统技术以石英振荡器产生振荡信号，本发明所揭露的时钟产生器采用电流/电容振荡器(I/C oscillator)、或其它非石英振荡器(且甚至可制作为电路，以设计在芯片内部)的振荡装置实现信号振荡的功能。本发明在该些非石英振荡器上进行改良，使其输出信号的振荡频率为可调式，以下称之为振荡信号产生电路。图1为本发明振荡信号产生电路的一种实施方式，其中采用电流/电容振荡器使输出信号Vout振荡。振荡信号产生电路100具有电流源Il与12、开关SWl与SW2、电容C、比较器Cmpl与Cmp2、以及逻辑运算单元102。输出信号Vout会输出至比较器Cmpl与Cmp2的输入端，并分别与不等值的两参考信号Vl与V2比较。根据比较器Cmpl与Cmp2的输出，逻辑运算单元102产生信号SI与S2分别控制开关SWl与SW2的导通状态，使电容C可由电流源Il充电、或由电流源12放电。因此，输出信号Vout的电位会上下振荡。例如，参考电位Vl与V2可分别为输出信号Vout的振荡上限与下限，逻辑运算单元102可控制输出信号Vout在振荡上限Vl与振荡下限V2之间振荡。由于环境温度或制程变异等各种因素都有可能使输出信号Vout无法以理想频率振荡，本发明振荡信号产生电路100更提供「频率调整功能」以克服之。如图所示，振荡信号产生电路100可根据一控制信号CS决定输出信号Vout的振荡频率。逻辑运算单元102可根据控制信号CS产生信号S3与S4分别调整电流源Il与12所提供的电流大小，进而改变电容C的充放电速度，以控制输出信号Vout的振荡频率。例如，控制信号CS可代表一位(one bit)的信息。当控制信号CS为逻辑‘1’，逻辑运算电路102所提供的信号S3与S4会增大电流源Il与12所提供的电流，提升输出信号Vout的振荡频率。当控制信号CS为逻辑‘0’，逻辑运算电路102所提供的信号S3与S4会降低电流源Il与12所提供的电流，进而降低输出信号Vout的振荡频率(于其它实施例中亦可使用相反的逻辑规则)。于一实施例中，假设原始(无考虑控制信号CS值)振荡信号产生电路100的设计令输出信号Vout的振荡频率为fo，控制信号CS为逻辑‘I’时可令输出信号Vout至多改以频率1. 5*fo振荡，且控制信号CS为逻辑‘0’时可令输出信号Vout最低改以频率0. 5*fo振荡。图2为本发明所揭露时钟产生电路的一种实施方式。时钟产生电路200包括一累加器202、一暂存器204、以及无石英振荡器的一振荡信号产生电路206(可为图1的振荡信号产生电路100)，可用来产生一低频振荡信号fL供电子装置实现时钟功能。在图2所示实施方式中，振荡信号产生电路206所接收的信号A[N]以及所输出的低频振荡信号fL可分别对应图1的振荡信号产生电路100所接收的控制信号CS与所供应的输出信号Vout。累加器202提供N位运算，A[N-1:0]为累加结果，而A[N]为溢位输出。暂存器204用以提供一频率控制数值给累加器202进行累加操作。累加器202会以低频振荡信号fL作为控制频率，将该频率控制数值反复累加，且将产生的溢位输出A[N]提供给振荡信号产生电路206以调整低频振荡信号fL的频率。 由图2所示结构可知，暂存器204所暂存的频率控制数值可用来决定低频振荡信号fL的总体频率(长时间long-term观之的频率)。为设定前述频率控制数值，本发明亦揭露一频率校正电路，用以根据上述低频振荡信号fL与一参考振荡信号(称fref)寻出最佳化的频率控制数值交由图2的暂存器204储存。图3图解频率校正电路的一种实施方式。频率校正电路300包括两个除频器302与304、一频率比较器306以及一累加器308。除频器302与304乃用来确保频率校正电路300的操作能够收敛，除频器302与304所提供的除频倍数与时钟产生电路200的累加器202的位数(N)有关。例如，除频器302与304可以一倍数2M(M为大于N的整数)分别对低频振荡信号fL与参考振荡信号fref除频而得到除频后的低频震荡信号fL’与除频后的参考振荡信号fref’，使频率校正电路300能确实将低频振荡信号fL校正至参考振荡信号fref。上述低频振荡信号fL以及参考振荡信号fref分别经除频器302与304耦接至频率比较器306，交由频率比较器306比较其频率的大小。若低频振荡信号fL的频率大于参考振荡信号fref的频率，频率比较器306输出频率比较结果I ;若低频振荡信号fL的频率等于参考振荡信号fref的频率，频率比较器306输出频率比较结果0 ;若低频振荡信号fL的频率小于参考振荡信号fref的频率，频率比较器306输出频率比较结果-1。频率比较器306输出的上述频率比较结果会输入累加器308，使累加器308可微调其总和输出端310上的信号，作为上述频率控制数值储存至时钟产生电路200的暂存器204中。图3更揭露累加器308的一种实施方式。如图所示，累加器308的两输入端分别接收自身总和输出端310的信号以及频率比较器306传来的频率比较结果。参考振荡信号fref可经除频器304耦接至累加器308的控制端，作为累加器308的控制频率。图4揭露图3的频率比较器306的一种实施方式，其中包括相位频率传感器402、异或门404、以及两个D型触发器406与408。除频后的低频振荡信号fL’与除频后的参考振荡信号fref’分别源自于低频振荡信号fL以及参考振荡信号fref ;相位频率传感器402接收之，并于低频振荡信号fL的频率大于参考振荡信号fref的频率时致能一上数信号UP，且于低频振荡信号fL的频率小于参考振荡信号fref的频率时致能一下数信号DN。异或门404根据上述上数信号UP与下数信号DN产生一 D型触发器控制信号410。第一 D型触发器406接收上数信号UP，且根据该D型触发器控制信号410操作，以于低频振荡信号fL的频率大于参考振荡信号fref的频率时提供频率比较结果I。第二 D型触发器408接收下数信号DN，且根据该D型触发器控制信号410操作，以于低频振荡信号fL的频率小于参考振荡信号fref的频率时提供频率比较结果-1。倘若低频振荡信号fL的频率等于参考振荡信号fref的频率，D型触发器406与408皆会输出频率比较结果0 ;此时，图3的频率校正电路300对频率控制数值的微调收敛，校正程序已找到其最佳值。注意的是，本发明不限于使用D型触发器，在其它实施例中亦可使用其它触发器一如T型触发器一以达成同样的效果。关于图3频率校正电路300所接收的参考振荡信号fref，本发明亦揭露一参考振荡信号产生器提供之。图5显不参考振荡信号产生器的一种实施方式。参考振荡信号产生器500包括一非整数除频器502以及一累加器504。非整数除频器502接收一高频振荡信号fH，并动态地根据累加器504的一溢位输出B[P]以多种倍数除频该高频振荡信号fH，以形成上述参考振荡信号fref。如图所示，累加器504为P位累加器，用以对一除频控制值506进行累加操作以产生累加结果B [P-1:0]与溢位输出B [P]，其中累加器504以参考振荡信号fref作为控制频率。当溢位输出B[P]为逻辑‘0’时，非整数除频器502会以一第一整数(如整数K)除频该高频振荡信号fH。当溢位输出B[P]为逻辑‘I’时，非整数除频器502会以一第二整数(如整数K+1)除频该高频振荡信号fH。长时间观之(long-term)，参考振荡信号fref为高频振荡信号fH的非整数除频结果。图6以波形图举例说明非整数除频器502的操作，为方便说明，假设K值为1，上述第一整数与第二整数分别为‘I’与‘2’。图中显示高频振荡信号fH的一次振荡耗时TH。若该溢位输出B[P]在逻辑‘I’与‘0’之间反复切换，当溢位输出B[P]为逻辑‘I’时，将高频振荡信号fH以‘2’除频，得到参考振荡信号fref的周期为2TH ;当溢位输出B[P]为逻辑‘0’时，将高频振荡信号fH以‘I’除频，得到参考振荡信号fref的周期为1TH。如此反复对高频振荡信号fH以‘2’和‘I’除频，则可得图中参考振荡信号fref的波形。长时间观之，参考振荡信号fref的周期TL为1. 5TH(因(2TH+1TH)/2=1. 5TH)。高频振荡信号fH的频率被一非整数一1. 5 一除频,形成参考振荡信号fref。参考振荡信号产生器500所接收的高频振荡信号fH可由一石英振荡器508所提供。以CDMA通讯系统为例，石英振荡器508设计来提供19. 2MHz的高频振荡信号fH，于本发明一实施例中，累加器504可为4位(P=4)的累加器，且除频控制值506可设定为二进制数‘1111’。当溢位输出B[P]为逻辑‘I’时，非整数除频器502将高频振荡信号fH以‘586’除频；当溢位输出B[P]为逻辑‘0’时，非整数除频器502将高频振荡信号fH以‘585’除频。如此一来，长时间下参考振荡信号fref的频率会为精确的32. 768KHz，可输入频率校正电路300使用。上述各图的电路可结合于一移动通讯装置中。图7以方块图显示其于移动通讯装置内的应用。在该实施方式中，移动通讯装置700包括一控制单元702、图5所示的石英振荡器508与参考振荡信号产生器500、图3所示的频率校正电路300、以及图2所示的时钟产生电路200。石英振荡器508、参考振荡信号产生器500与频率校正电路300无需一直开启，其致能状态可由控制单元702控制。移动通讯装置700可操作在一通讯模式或一低耗能模式。在通讯模式下，控制单元702致能石英振荡器508，以提供通讯使用的高频振荡信号fH。此外，在石英振荡器508致能期间，控制单元702可致能参考振荡信号产生器500与频率校正电路300，以设定时钟产生电路200内暂存器204所储存的频率控制数值。在低耗能模式下，控制单元702将石英振荡器508、参考振荡信号产生器500与频率校正电路300除能，以节省电能。然而。低耗能模式下时钟功能所需的时钟信号可由时钟产生电路200基于其暂存器204内储存的频率控制数值持续地提供，其中，时钟产生电路200内的振荡信号产生电路206(可为图1的振荡信号产生电路100)会负起产生振荡信号的功能，而无需使用到任何石英振荡器。上述设计使移动通讯装置700无须为时钟功能配置专属的石英振荡器，就能提供高准确度的低频振荡信号(fL)以供时钟功能使用。使用本发明的移动通讯装置不仅可以达成省电的功效，更可降低生产成本。必须声明的是，前述振荡信号产生电路206并非限定采用图1所示的电流/电容振荡技术。凡是非石英振荡器的振荡装置，无论是电流/电容振荡器(I/C oscillator)、或电阻电容振荡器(RC oscillator)、或其它已知的振荡电路，都可稍作变形用来实现振荡信号产生电路206，使其可根据单一位的控制信号(对应图1实施例的控制信号CS)调整输出信号的振荡频率。在某些实施方式中，振荡信号产生电路206可制作于芯片内部，以落实低成本提供振荡信号的目的。此外，上述技术不限定全以硬件方式实现，也可部分以固件方式实现。图8以流程图叙述本发明低频振荡信号产生程序的一种实施方式。如步骤S802所揭露，其中以一石英振荡器508产生一高频振荡信号fH，且根据该高频振荡信号fH产生一参考振荡信号fref。步骤S804包括以电流/电容振荡器或电阻电容振荡器产生一低频振荡信号fL，且根据一频率控制数值调整该低频振荡信号fL的频率，且比对上述参考振荡信号fref与低频振荡信号fL以最佳化该频率控制数值。步骤S806，判断频率控制数值是否已最佳化？若判断频率控制数值未最佳化，流程将回到步骤S804，持续以动态变化的频率控制数值调整低频振荡信号的频率。反之，若步骤S806判断频率控制数值已最佳化，则进行后续步骤S808。步骤S808，将最佳化后的频率控制数值暂存于一暂存器，且在低耗能模式时除能上述石英振荡器，避免该石英振荡器持续消耗电能。步骤S810，在低耗能模式时，根据暂存器所储存的频率控制数值调整该低频振荡信号的频率，使该低频振荡信号的频率为最佳值。图8所述流程成功克服电流/电容振荡器或电阻电容振荡器内常见的振荡频率偏移问题。所揭露的低频振荡信号产生方式可应用于各种电子装置中。前述多种实施方式乃用来帮助了解本发明，并非用来限定本发明权利要求范围。本发明权利要求范围请见上述权利要求范围。
权利要求
1.ー种时钟产生器，包括 第一累加器，包含第一输入端、第二输入端、第一控制端、第一总和输出端以及第一溢位输出端，该第二输入端I禹接该第一总和输出端； 振荡信号产生电路，产生第一振荡信号，且根据该第一累加器的该第一溢位输出端的第一溢位输出信号调整该第一振荡信号的频率；以及 第二累加器，包含第三输入端、第四输入端、第二控制端以及第ニ总和输出端，该第四输入端耦接该第二总和输出端，该第二累加器的该第三输入端接收该第一振荡信号的频率与该參考振荡信号的频率的一频率比较结果，该第二控制端耦接该參考振荡信号使该第二累加器根据该參考振荡信号累加该频率比较结果，且该第二累加器的该第二总和输出端提供一频率控制数值， 其中，该第一累加器的该第一输入端接收该频率控制数值，该第一控制端接收该第一振荡信号使该第一累加器根据该第一振荡信号累加该频率控制数值，且产生该第一溢位输出信号。
2.根据权利要求I所述的时钟产生器，还包括 频率比较器，用于对该第一振荡信号的频率与该參考振荡信号的频率进行比较，并产生该频率比较結果。
3.根据权利要求2所述的时钟产生器，其中 当该第一振荡信号的频率大于该參考振荡信号的频率时，该频率比较器产生的该频率比较结果为I ; 当该第一振荡信号的频率等于该參考振荡信号的频率时，该频率比较器产生的该频率比较结果为O;以及 当该第一振荡信号的频率小于该參考振荡信号的频率时，该频率比较器产生的该频率比较结果为-I。
4.根据权利要求2所述的时钟产生器，还包括 第一除频器，耦接该振荡信号产生电路以及该频率比较器，用于将该第一振荡信号以2s1除频后提供至该频率比较器；以及 第二除频器，将该參考振荡信号以2M除频后提供至该频率比较器与该第二累加器的该第二控制端， 其中M为大于该第一累加器的位数的整数。
5.根据权利要求I所述的时钟产生器，还包括參考振荡信号产生器，其中包括 第三累加器，包含第五输入端、第六输入端、第三控制端、第三总和输出端以及第二溢位输出端，其中，该第六输入端耦接该第三总和输出端，该第五输入端接收除频控制值，该第三控制端接收该參考振荡信号使该第三累加器根据该參考振荡信号累加该除频控制值，且产生第二溢位输出信号并由该第二溢位输出端输出；以及 非整数除频器，接收第二振荡信号，井根据该第三累加器的该第二溢位输出信号以多种整数倍数除频该第二振荡信号，以产生该參考振荡信号，其中，该第二振荡信号的频率大于该第一振荡信号的频率。
6.根据权利要求5所述的时钟产生器，其中该第二振荡信号由石英振荡器提供。
7.根据权利要求I所述的时钟产生器，还包括暂存器，用以暂存该频率控制数值。
8.根据权利要求I所述的时钟产生器，其中该振荡信号产生电路包括下列的一者电流/电容振荡器以及电阻电容振荡器。
9.ー种移动通讯装置，包括 石英振荡器，提供闻频振荡イ目号； 时钟产生器，提供低频振荡信号，该时钟产生器包括 第一累加器，包含第一输入端、第二输入端、第一控制端、第一总和输出端以及第一溢位输出端，该第二输入端I禹接该第一总和输出端； 振荡信号产生电路，产生第一振荡信号，且根据该第一累加器的该第一溢位输出端的第一溢位输出信号调整该第一振荡信号的频率；以及 第二累加器，包含第三输入端、第四输入端、第二控制端以及第ニ总和输出端，该第四输入端耦接该第二总和输出端，该第二累加器的该第三输入端接收该第一振荡信号的频率与该參考振荡信号的频率的一频率比较结果，该第二控制端耦接该參考振荡信号使该第二累加器根据该參考振荡信号累加该频率比较结果，且该第二累加器的该第二总和输出端提供一频率控制数值， 其中，该第一累加器的该第一输入端接收该频率控制数值，该第一控制端接收该第一振荡信号使该第一累加器根据该第一振荡信号累加该频率控制数值，且产生该第一溢位输出信号。
10.根据权利要求9所述的移动通讯装置，其中，所述时钟产生器还包括 频率比较器，用于对该第一振荡信号的频率与该參考振荡信号的频率进行比较，并产生该频率比较結果。
全文摘要
时钟产生器与移动通讯装置。该时钟产生器包括:第一累加器，包含第一输入端、第二输入端、第一控制端、第一总和输出端以及第一溢位输出端，该第二输入端耦接该第一总和输出端；振荡信号产生电路，产生第一振荡信号，且根据该第一累加器的该第一溢位输出端的第一溢位输出信号调整该第一振荡信号的频率；以及第二累加器，包含第三输入端、第四输入端、第二控制端以及第二总和输出端，该第四输入端耦接该第二总和输出端，第二累加器的第三输入端接收第一振荡信号的频率与参考振荡信号的频率的一频率比较结果，第二控制端耦接参考振荡信号使第二累加器根据参考振荡信号累加频率比较结果，且第二累加器的第二总和输出端提供一频率控制数值。
文档编号H03K3/02GK102983843SQ201210449559
公开日2013年3月20日 申请日期2010年4月22日 优先权日2010年4月22日
发明者林育弘 申请人:美商威睿电通公司